在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 692|回复: 6

[求助] ring amplifier 如何进行ac仿真phase margin

[复制链接]
发表于 5 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
请问ring amplifier要如何进行ac仿真出开环增益和相位裕度,看到论文中有给仿真结果如图。
因为ring amplifier是用在switched capacitor电路中,我现在是在负载端加了一个电容等效cs和cfb,但是仿真出来相位裕度和论文还是差不少。看到有些报告用pss仿真。有没有做过的大佬指教下,谢谢!






                               
登录/注册后可看大图





发表于 5 天前 | 显示全部楼层
我是用tran+stb仿的,可以在tran -> options -> output -> actimes -> acnames里设置,actimes填想看开环增益和相位裕度的时间,acnames填stb。
回复 支持 反对

使用道具 举报

发表于 5 天前 | 显示全部楼层
楼上的方法是可行的,另外也可以tran仿真里面选择Save Final Op Pt,即保存瞬态结束后的工作点。然后stb或者ac里勾选prevoppoint,这样就能在tran跑完的工作点上跑稳定性分析。
回复 支持 反对

使用道具 举报

 楼主| 发表于 前天 04:52 | 显示全部楼层


   
mqqqqq 发表于 2025-9-22 14:00
我是用tran+stb仿的,可以在tran -> options -> output -> actimes -> acnames里设置,actimes填想看开环增 ...


谢谢大佬!想再请教一个问题,我仿真用的是这个电路,发现反馈电容cfb对结果有影响,会仿真出来这种波形,我理解是因为iprobe器件隔交流的作用。请问你这块时怎么处理的呀
2.png 3.png

回复 支持 反对

使用道具 举报

 楼主| 发表于 前天 04:53 | 显示全部楼层


   
待学芯 发表于 2025-9-22 16:57
楼上的方法是可行的,另外也可以tran仿真里面选择Save Final Op Pt,即保存瞬态结束后的工作点。然后stb或 ...


感谢回复!!
回复 支持 反对

使用道具 举报

发表于 前天 22:23 | 显示全部楼层


   
irisshen 发表于 2025-9-25 04:52
谢谢大佬!想再请教一个问题,我仿真用的是这个电路,发现反馈电容cfb对结果有影响,会仿真出来这种波形 ...


iprobe应该是不会影响stb的结果的,我感觉这个就是正常的环路增益和相位图,低频的时候因为电容反馈的原因所以会掉。高频就是正常的极点造成的。如果只关心相位裕度变化的话低频这个不影响的。
回复 支持 反对

使用道具 举报

 楼主| 发表于 昨天 04:22 | 显示全部楼层


   
mqqqqq 发表于 2025-9-25 22:23
iprobe应该是不会影响stb的结果的,我感觉这个就是正常的环路增益和相位图,低频的时候因为电容反馈的原 ...


嗯嗯谢谢!我今天和phd讨论时他也是这么认为的。再次感谢!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-27 07:02 , Processed in 0.027076 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表