在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 514|回复: 6

<22nm Gate Last FinFET Process Flow>去水印质量天花板

[复制链接]
发表于 2024-11-7 21:34:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
巨高清的去水印版本。
但是很不明白的一点是:为什么Source Drain是独立平行排列的,而不是在Gate左右分布的布局?还请大佬们解答

22nm Gate Last FinFET Process Flow.pdf

6.62 MB, 下载次数: 165 , 下载积分: 资产 -3 信元, 下载支出 3 信元

发表于 2024-12-7 13:05:52 | 显示全部楼层
Many thanks.
发表于 2024-11-8 16:25:08 | 显示全部楼层
看看
发表于 2024-11-8 12:51:59 | 显示全部楼层
本帖最后由 ethanchung 于 2024-11-8 12:53 编辑

Because FinFET is designed for reducing leakage current, therefore the space between each Fin is equal to MOS. The overhead one side is as source and the other side is drain.

                               
登录/注册后可看大图
发表于 2024-11-8 10:55:13 | 显示全部楼层
xxlb lbhh
发表于 2024-11-8 10:42:53 | 显示全部楼层
Thanks for sharing
发表于 2024-11-8 05:53:51 | 显示全部楼层
Kan e kan
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 14:54 , Processed in 0.022037 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表