设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › <22nm Gate Last FinFET Process Flow>去水印质量天花 ...
返回列表 发新帖
查看: 166|回复: 3

<22nm Gate Last FinFET Process Flow>去水印质量天花板

[复制链接]
LeoWei
发表于 昨天 21:34 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
巨高清的去水印版本。
但是很不明白的一点是：为什么Source Drain是独立平行排列的，而不是在Gate左右分布的布局？还请大佬们解答

22nm Gate Last FinFET Process Flow.pdf

6.62 MB, 下载次数: 53 , 下载积分: 资产 -3 信元, 下载支出 3 信元
回复

举报

leejohannes
发表于 1 小时前 | 显示全部楼层
xxlb lbhh
回复 支持 反对

举报

skahill
发表于 1 小时前 | 显示全部楼层
Thanks for sharing
回复 支持 反对

举报

lhyi
发表于 6 小时前 | 显示全部楼层
Kan e kan
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 12:10 , Processed in 0.017519 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表