Verilog-A/AMS中文学习资料

clf1124

简介
作者简介
内容简介
第1章 硬件描述语言与Verilog-A/AMS
1.1 Verilog-AMS
1.2 Verilog-A
1.2.1 Verilog-AMS能做什么
1.2.2 Verilog-A/AMS的实际使用
1.3 SPICE模型
1.4 WREAL
1.5 仿真工具
第2章 构建简单模块
2.1 Verilog-A代码示例
2.1.1 注释
2.1.2 包含外部文件
2.1.3 模块声明
2.1.4 数值变量
2.1.5 模拟过程
2.1.6 赋值
2.1.7 仿真示例
2.2 简单模块描述
2.2.1 输入输出的关系
2.2.2 输入输出阻抗
2.2.3 内部节点
2.2.4 并联、串联与Branch
2.2.5 示例
2.3 条件与循环语句
2.3.1 条件语句
2.3.1.1 if语句
2.3.1.2 case语句
2.3.2 循环语句
2.3.3 genvar
2.4 模拟事件
2.4.1 initial_step 和 final_step
2.4.2 cross
2.4.3 above

2.4.4 timer
2.4.5 or
2.4.6 示例
2.5 复用模块
2.6 库和高级工具的使用
2.6.1 ADHL库
2.6.2 Model Writer
2.6.3 Schematic Model Generator
第3章 详细语法介绍和模型范例
3.1 语法
3.1.1 注释
3.1.2 命名
3.1.3 数字
3.1.4 字符串
3.1.5 换行和结束符
3.1.6 空白
3.2 变量
3.2.1 整数型
3.2.2 实数型
3.2.3 参数
3.2.4 动态参数
3.2.5 局部参数
3.2.6 genvar
3.2.7 网线和节点
3.2.8 地
3.2.9 wreal
3.2.10 分支
3.3 运算符
3.3.1 一元运算符
3.3.2 二元运算符
3.3.3 三元运算符
3.3.4 其他运算符
3.3.5 运算符优先级
3.4 数值计算函数
3.4.1 基础函数
3.4.2 三角函数