《Cadence Virtuoso 使用手册》预热

zhangli542

希望多一点电路建模技巧方面的内容，特别是能加快仿真进程方面的。

kaikanertan

期待。

蒋赵威

既然是Cadence Virtuoso 使用手册是否考虑添加一章关于版图

fatcat1205

zhangli542 发表于 2024-2-11 10:31
希望多一点电路建模技巧方面的内容，特别是能加快仿真进程方面的。

如果这本书卖的不错，我会考虑再写一本专门关于AMS混仿和建模的书。

AMS混仿和建模是我现在工作的主要内容，公司所使用的AMS仿真的流程和inhouse工具也都是我搭建的。所以能写的地方很多。AMS混仿和建模如果像稍微讲的清楚一点，需要涉及仿真器，VerilogAMS/SystemVerilog语言基础，以及Cadence Virtuoso AMSD的一些底层设置。所以需要专门开一本书来讲。没有办法整合在这本书里，涉及的内容太多了。

fatcat1205

蒋赵威 发表于 2024-2-11 11:42
既然是Cadence Virtuoso 使用手册是否考虑添加一章关于版图

没发现回复被审核了，回复了两遍。所以就保留第二条

fatcat1205

蒋赵威 发表于 2024-2-11 11:42
既然是Cadence Virtuoso 使用手册是否考虑添加一章关于版图

谢谢你提到这一点。书名还是暂定，后面可能会添加子标题：模拟电路仿真。


像你说的，就完备性而言，版图设计也是Cadence Virtuoso中重要的一个组成部分。主要是我没画版图已经很多年了（>10)。而且画过的最小尺寸还是45nm。我知道在更先进的节点下（>27nm)，版图绘制时的限制会更多。例如MOS管只能朝一个方向放置。

因此，关于版图而言，我并没有第一手的经验。并不想简单的翻译用户手册。如果我在版图方面出书，会需要一个比较长的学习和熟悉的过程。我在Cadence这几年路演中所了解到，在ICADV中有很多针对版图的加强。这些都是我在写版图相关书籍需要上手实操。

另外，我在SKILL脚本版看到很多发帖的坛友都是版图工程师。因为我没有画版图，所以我自己写的脚本主要针对的是：数据分析，testbench搭建的自动化，模型框架的创建，以及AMS混仿设置。因此，如果要写版图方面的书籍，我在相应的SKILL脚本编写上也要做一些积累。

最后，在我自己写书的规划上，第一本专注于模拟电路仿真，第二本专注于AMS和建模，第三本应该会写版图。
当然，后面的书能出版也是需要前面的书卖的好，能得到Cadence的进一步支持。

sxl

期待内容：
高频仿真相关，前后仿考虑，testbench如何体现；；
hb，hbnoise；pss、pnoise；
jitter仿真；
仿真加速手段；
......

fatcat1205

sxl 发表于 2024-2-11 18:24
期待内容：
高频仿真相关，前后仿考虑，testbench如何体现；；
hb，hbnoise；pss、pnoise；

你看我对你期待的内容理解的对不对：

• 高频仿真相关：RF设计相关仿真，hb，hnoise，pss，pnoise都是这里面的内容
• 前后仿真，testbench如何体现：这点是放在一起的么？如果是的，你看看2.1.3和2.1.4中的内容能不能回答你的要求。希望章节名称能体现其中的内容。
  

       2.1.3.        如何仿真版图抽取结果，即包含寄生参数的  设计（后仿：post-simulation）？... 123
       2.1.4.        如何在一个仿真数据库中对比前仿（schematic）和后仿（av_extracted）的波形... 125

附注：受限于工作所签署的保密协议。我不能写电路设计的具体知识，只能局限于软件使用。

L_YuS

顶一波

tsod

AMS，数模混仿的流程和详细方法可以考虑加上