DDR3协议解读-基本功能

wtr_allegro15

DDR3时高度动态随机存储内部配置有8个bank。DDR3通过8n预读取结构实现高速读写操作。8n预读取结构与接口相连接，而接口的I/O引脚每个时钟周期传递两个数据。对DDR3颗粒一个读写操作包含一个8n个位宽，时钟频率是核心频率的4倍，数据频率是核心频率的8倍。

DDR3的读写操作具有突发传输（burst）模式，其中，突发传输模式是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输的长度为burst length。在这种模式下，多个数据单元当作一个单元或者数据块来传输。DDR3  SDRAM的一个单次读或写操作由两部分组成：一是在内部DRAM核中进行的8n位宽四个时钟数据传输，另一个是在I/O脚上进行的两个对应n位宽、半时钟周期的数据传输。（or 8倍预取体系结构在IO接口上，采取了没一拍时钟传输两次数据的设计。每一次单次的读写操作的数据量都是SDRAM数据总线宽度的8倍，传输周期为四个时钟周期，也就是说，每半个周期IO接口就能够完成一次数据传输。）

       对DDR3 SDRAM的读写操作是有方向性的突发操作，从一个选择的位置开始，突发长度是8或者是一个以编程序列的长度为4的Chopped突发方式。操作开始于Active命令，随后是一个Read/Write命令。Active命令同时并发含带地址位，以选择Bank和Row地址（BA0-BA2选择BANK、A0-A15选择Row）。而Read/Write命令并发含带突发操作的起始Column地址，并确定是否发布自动预充电命令（通过A10）和选择BC4或BL8模式（通过A12）（如果模式寄存器使能）。

在正常操作之前，DDR3 SDRAM必要以预先定义的方式上电和初始化。

下面会详细介绍设备的复位、初始化、寄存器定义、命令描述和设备运行。