DDR3协议解读-引脚定义及寻址空间

wtr_allegro15

1 引脚定义

CK，CK#：输入，作为差分时钟输入。所有地址、控制输入信号均在CK的上升沿和CK#下降沿的交叉位置进行采样；
CKE：输入，时钟的使能信号，高电平有效。
CS#：输入，片选信号。当信号为高电平时，所有命令均被屏蔽。对于多rank系统，CS#也可以作为rank选择信号，是命令编码的一部分。
ODT：输入，片上端接信号。当ODT为高电平时，内部端接电阻使能。在X4/x8模式下，DQ、DQS和DQS#、DM/TDQS、NU/TDQS#信号在芯片内部进行片上端接；在x16模式下，DQ、DQSU、DQSU#、DQSL、DQSL#、DMU、DML在芯片你诶不进行片上端接。当MR1和MR2寄存器被编码使RTT无效时，ODT引脚被忽略。
RAS#、CAS#、WE#：输入，三者与CS#一起作为命令输入。
DM：输入，数据掩码信号，在DQS的双边沿进行采样。在写数据过程中，当DM采样为高电平时，输入信号被屏蔽。在x8模式下，DM/TDQS/TDQS#通过模式寄存器MR1中的A11设置使能该功能。
BA0~BA2：输入，bank地址输入信号。BA0~BA2定义了那个bank被使能。
A0~A15：输入，地址输入。在ACT命令中提供行地址，在读写命令中提供列地址，从而在指定rank的内存阵列中选择一个位置。另外，在MRS命令中，还作为操作码使用，即写入模式寄存器的值。
A10/AP：输入，自动预充电（precharge）。在读写命令器件，通过A10采样决定是否执行自动刷新，高电平有效；在PRE命令中，通过A10采样决定单个bank或者所有bank进行数据写回。
A12/BC#：输入，burst选择。
RESET#：输入，低电平异步复位信号。
DQ：输入/输出，双向数据传输信号。
DQS、DQS#：输入/输出，数据选通信号。与读信号的边沿对齐，与写信号的中心对齐。
TDQS、TDQS#：输出，数据选通端接信号，只适用于x8的DRAM。通过MR1寄存器模式选择寄存器A11=1使能，信号使能后，DQS和DQS#将进行与TDQS和TDQS#一样的电阻进行端接。当未使能情况下，DM/TDQS将提供数据掩码功能。在x4和x16模式下TDQS功能不能使用，通过A11=0使该功能失效。
VDDQ：电源引脚，DQ供电电源1.5V+/-0.075。
VDD：电源引脚，芯片供电电源。
VREFDQ：电源引脚，DQ参考电压。
VREFCA：电源引脚，地址参考电压。

ZQ：电源引脚，ZQ校准的引脚。

2 寻址空间

                               
登录/注册后可看大图

                               
登录/注册后可看大图

寻址空间的大小决定了芯片容量的大小，芯片容量计算为
芯片容量= 2^（行地址位数）*2^（列地址位数）*bank数*位宽
从可支持的寻址空间大小可见，寻址空间以2的倍数增长，相邻两个寻址空间正好对应行或者列增加一个地址位。

更多DDR3协议解读内容，欢迎关注“CrystalBai”一起讨论

Quinlan

学习  正好在做ddr