在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2599|回复: 0

[招聘] 中茵微电子岗位招聘

[复制链接]
发表于 2023-5-17 13:55:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 maxiaopin 于 2023-5-17 14:00 编辑




感兴趣的朋友可以看看,微信:15951018813,帮内推,猎头勿扰。

在招岗位✨  DDR数字设计资深工程师

                               
登录/注册后可看大图

岗位职责
  • 参与高速内存接口的高层次产品规范、微架构和实现;
  • 对已实现的设计执行RTL编码、LINT检查和健全性测试;
  • 与验证团队合作进行实验室调试;
  • 与软件团队和/或客户合作解决问题,调试和调整系统性能。

岗位要求
  • 通信、电子工程或计算机工程学士学位,硕士学位优先;
  • 5年以上ASIC/FPGA设计经验,熟悉ASIC开发流程;
  • 良好的Verilog HDL编码技巧及其综合、时序分析等EDA工具;
  • 熟悉DDR高速接口优先;
  • 具有解决客户问题和及时交付结果的能力;
  • 较强的组织和沟通能力。

Location:
南京/合肥



✨  DDR模拟设计资深工程师

                               
登录/注册后可看大图

岗位职责
  • 负责前沿工艺和规格 LPDDR4/5, HBM 及其他高速存储接口PHY IP进行模块级规格制定及电路设计仿真等;
  • 负责Chiplet接口模块级规格制定及电路设计仿真;
  • 与版图设计工程师进行协作并指导关键电路的版图设计;
  • 支持封装工程师进行先进封装设计及SI/PI仿真;
  • 支持硬件和测试工程师进行PCB设计及IP的bringup和debug;
  • 针对SoC架构需求对系统和性能需求进行分析并提供相应的解决方案。


岗位要求
  • 电子类硕士毕业5年以上的电路设计经验,3年以上的DDR PHY设计经验。具备高速Serdes设计经验者优先;
  • 深入理解DDR等高速存储接口协议。对其他Serdes协议理解者优先;
  • 对高速电路版图的要点有深入理解,包括寄生效应,串扰隔离、供电和偏置分布等;
  • 对设计环境和EDA经验丰富,包括设计,仿真,混仿,EM等。具备FinFet设计经验者优先;
  • 熟悉电磁结构的理论和实践方面,包括传输线、螺旋电感、谐振电路等;
  • 具备较好的自驱力及团队协作能力。

Location:
南京/无锡/上海/苏州/合肥




✨  Serdes模拟设计经理

                               
登录/注册后可看大图

岗位职责
  • 带领团队完成模拟电路和芯片的设计、仿真,设计文档撰写;
  • 指导版图的布局布线,提高版图设计的效率和提升品质;
  • 协助产品测试、调试和应用。
  • 指导初级模拟设计人员工作,撰写详细设计文档

岗位要求
  • 微电子或电子工程类专业硕士或以上学历,10年以上工作经验;
  • 在设计模拟混合信号电路块方面有扎实的理解和经验,包括带隙、偏置电路、LDO稳压器、放大器、比较器、开关电容电路、ADC、DAC、振荡器、滤波器、Tx/Rx均衡技术和电路,如去加重、CTLE、DFE、CDR架构和实现,高速数字电路(序列化器、反序列化器、计数器、除法器等);
  • 需要了解常见的高速接口协议(如PCIe、USB、SATA、DDR和LPDDR等);
  • 对模拟混合信号设计有深入的了解,在低至3nm的先进工艺、FinFet、SOI和体硅CMOS中具有高速串行和并行电路的经验;
  • 具有丰富的Cadence Vrtooso、Calibre、Hspice/Spectre和静态时序分析工具(如Nanotime)使用经验;
  • 具有出色的解决客户问题和及时交付结果的能力;
具有团队建设和项目管理经验。

Location:
无锡



✨  Serdes模拟设计资深工程师

                               
登录/注册后可看大图

岗位职责
  • 负责SerDes中使用的AMS电路的设计/移植和开发,包括不同电路拓扑的评估;
  • 从事架构、高速串行和并行接口设计、定义规格和实施模块,如RX/TX电路包括CTLE、AGC、DFE、高速串行器、反串行器,和时钟电路包括PLL、DLL、PI、偏置电路和调节器;
  • 定义测试、验证、QA计划并执行设计审查
  • 与版图设计师合作并实现IP产品化

岗位要求
  • 电子工程相关专业,硕士毕业5年以上工作经验,博士毕业3年以上工作经验
  • 在设计模拟混合信号电路块方面有扎实的理解和经验,包括带隙、偏置电路、LDO稳压器、放大器、比较器、开关电容电路、ADC、DAC、振荡器、滤波器、Tx/Rx均衡技术和电路,如去加重、CTLE、DFE、CDR架构和实现,高速数字电路(序列化器、反序列化器、计数器、除法器等)
  • 了解常见的高速接口协议(如PCIe、USB、SATA、DDR和LPDDR等)
  • 对模拟混合信号设计有深入的了解,在低至3nm的先进工艺、FinFet、SOI和体硅CMOS中具有高速串行和并行电路的经验
  • 具有丰富的Cadence Vrtooso、Calibre、Hspice/Spectre和静态时序分析工具(如Nanotime)使用经验
  • 构建verilogA/AMS行为模型,在matlab/C/Python中对模拟回路建模
  • 对ESD需求有深入的了解
  • 具有出色的解决客户问题和及时交付结果的能力

Location:
成都/南京/无锡/上海/加拿大



✨DSP数字设计资深工程师

                               
登录/注册后可看大图

岗位职责
  • 参与高速SERDES DSP架构,设计和实现;
  • 对已实现的DSP算法设计执行RTL编码;
  • 与模拟团队合作进行实验室调试;
  • 与软件团队和/或客户合作解决问题,调试和调整系统性能。

岗位要求
  • 通信、电子工程或计算机工程学士学位,硕士学位优先;
  • 5年以上ASIC/FPGA设计经验,熟悉ASIC开发流程;
  • 对SERDES DSP有深入了解和实际工作经验。
  • 良好的Verilog HDL编码技巧及其综合、时序分析等EDA工具;
  • 熟悉DDR, SERDES,PCIE等高速接口优先;
  • 具有解决客户问题和及时交付结果的能力;
  • 较强的组织和沟通能力。

Location:
上海/南京/无锡/成都



✨  Serdes数字设计经理

                               
登录/注册后可看大图

岗位职责
  • 参与高速内存接口的高层次产品规范、微架构和实现;
  • 对已实现的设计执行RTL编码、LINT检查和健全性测试;
  • 与验证团队合作进行实验室调试;
  • 与软件团队和/或客户合作解决问题,调试和调整系统性能。

岗位要求
  • 通信、电子工程或计算机工程学士学位,硕士学位优先;
  • 8年以上ASIC/FPGA设计经验,熟悉ASIC开发流程,3年以上团队管理经验;
  • 良好的Verilog HDL编码技巧及其综合、时序分析等EDA工具;
  • 熟悉DDR、SerDes以及PCIe等高速接口优先;
  • 具有解决客户问题和及时交付结果的能力;
  • 较强的组织和沟通能力。

Location:
南京/无锡/上海/成都



✨  Serdes数字设计资深工程师

                               
登录/注册后可看大图

岗位职责
  • 参与高速内存接口的高层次产品规范、微架构和实现;
  • 对已实现的设计执行RTL编码、LINT检查和健全性测试;
  • 与验证团队合作进行实验室调试;
  • 与软件团队和/或客户合作解决问题,调试和调整系统性能。

岗位要求
  • 通信、电子工程或计算机工程学士学位,硕士学位优先;
  • 5年以上ASIC/FPGA设计经验,熟悉ASIC开发流程;
  • 良好的Verilog HDL编码技巧及其综合、时序分析等EDA工具;
  • 熟悉DDR, SERDES,PCIE等高速接口优先;
  • 具有解决客户问题和及时交付结果的能力;
  • 较强的组织和沟通能力。

Location:
南京/无锡/上海/成都



✨  版图设计经理/主管

                               
登录/注册后可看大图

岗位职责
  • 根据模拟电路版图设计要求,完成布局和版图设计工作,负责模块或者整个芯片的布局规划;
  • 配合模拟设计工程师完成电路的版图优化和后仿工作;
  • 了解MASK信息,尽可能优化芯片面积,尽量节省成本;
  • 完成版图设计相关各项检查及归档工作;
  • 负责团队建设以及与研发团队共同根据目标参数设计出版图布局

岗位要求
  • 大学本科或以上学历,集成电路,微电子学,电子工程等相关专业毕业;
  • 有6年以上模拟版图设计经验;
  • 熟练使用行业内专用软件工具;
  • 了解主流工艺流程,有40nm 及以下工艺节点的流片经验;
  • 负责过多个混合模块的布局规划,并有多个产品成功流片经验;
  • 能自我激励,擅长沟通与协调;
  • 有高速模拟接口电路设计版图设计经验者优先。

Location:
南京




✨  Serdes/DDR资深版图工程师

                               
登录/注册后可看大图

岗位职责1. 根据模拟电路版图设计要求,完成布局和版图设计工作,负责模块的布局规划;2. 配合模拟设计工程师完成电路的版图优化和后仿工作;3. 了解先进工艺信息,有集成电路器件基本知识。
  • 完成版图设计相关各项检查及归档工作;

岗位要求1. 大学本科或以上学历,集成电路,微电子学,电子工程等相关专业毕业;2. 有3年以上模拟版图设计经验;3. 熟练使用行业内专用软件工具;4. 了解主流工艺流程,有40nm 及以下工艺节点的流片经验;5.能自我激励,擅长沟通与协调;6. 有高速模拟接口电路设计版图设计经验者或者finfet工艺经验优先。

Location:
无锡/上海/成都/南京/合肥





✨  IP验证专家/资深工程师/工程师(Serdes)

                               
登录/注册后可看大图

  • 负责内部SERDES IP Design 验证,behavior model/timing lib 等多种IP DK验证;
  • 验证SERDES 在不同通讯协议下的功能;
  • 各种IP的客户技术支持;
  • 负责SERDES IP的datasheet 的编写和检查;
  • 负责各种高速的协议的归纳和总结,不含不仅限于PCIe, SATA, USB等协议。

任职要求:
  • 工程师:2年以上数字IC设计或验证经验; 熟悉部分高速通讯协议。
  • 专家级: 8年以上数字IC设计及高速接口验证经验。熟悉高速通讯协议。
  • 专业要求:微电子及集成电路相关专业,如电子科学与技术,微电子及固体电子学,电子信息工程等。
  • 学历要求:本科以上;

Location:
无锡/上海/成都



✨  IP验证专家/资深工程师/工程师(DDR)

                               
登录/注册后可看大图

岗位描述
  • 制定DDR PHY block、subsystem and SoC level验证策略
  • 负责开发各个level的验证方案,测试点等等
  • 负责开发高效的DDR PHY验证平台
  • 与软件团队和/或客户合作解决问题,调试和调整系统性能。

任职要求
  • 通信、电子工程或计算机工程学士学位,硕士学位优先;
  • 7年以上IP验证经验,熟悉整个ASIC开发流程和工具;
  • 熟悉LPDDR, HBM等高速接口协议,;
  • 精通UVM, System verilog,C使用经验以及丰富的脚本调试经验;
  • 能够开发IP testbench组件,具备高速接口DDR PHY模块,系统级验证经验;

Location:
无锡/上海/南京/合肥



✨ 模拟CAD经理/资深工程师

                               
登录/注册后可看大图


Job Content
  • Support Design/Layout teams to develop in-house CAD flows (ex. EMIR, PEX Extraction, Pre-Sim/Post-Sim, Dum Filling, Physical Verification, etc.);
  • Install and setup different foundry PDK Env., analysis and develop in-house PDK to improve design efficiency;
  • Focus on IP analog design support (Serdes, DDR, etc.);
  • Develop in-house design/layout signoff tools to ensure tapeout quality;
  • Setup project Env., Inc. database management, design env. maintenance, EDA tool related issue debug, CAD automation utility development;
  • Evaluate new EDA tool/methodology, integrate to current CAD design flows.

Job Requirements
  • Fabless CAD/Design Servers or Foundry PDK working experience;
  • Expert in analog EDA tools (eg: Mentor Calibre/DFM, Cadence Spectre /Virtuoso/QRC, Synopsys Hspice/Finsim/StarRC, Ansys Totem, etc.);
  • Strong programing ability (at least one of SKILL/Tcl/Shell/Perl/Python/Ruby);
  • Familiar with Analog/Mix design frontend-to-backend flow, can deliver total solution to Design/Layout teams independently;
  • Advance process nodes related working experience is a plus;
  • Good communication skills;
  • IT/Network/RD-Server skill is a plus;
  • Familiar with EDA tool setup, evaluation, trouble-shooting is a plus.

Location:
苏州/无锡/南京/上海




✨ IP测试经理

                               
登录/注册后可看大图

岗位职责
  • 负责各种模拟芯片的评估测试和应用支持工作,包括Serdes,MIPI,USB,DDR,PCIE,LVDS,HDMI PHY等
  • 和模拟设计团队紧密配合,根据设计目标和应用场景制定整体的测试方案与测试计划
  • 负责模拟IP的性能测试以及系统功能测试,并分析、定位、解决各种测试过程中出现的芯片和硬件相关的问题,支撑模拟IP的高质量交付和商用成功
  • 引入新设备、不断完善测试方法和测试用例,构建模拟IP评估测试的竞争力
  • 深入理解客户应用场景和软硬件环境,协助客户分析和解决芯片和IP应用过程中出现的各种软硬件和芯片问题
  • 自我激励和团队管理能力

岗位要求
  • 电子信息技术、测控技术与仪器等相关专业,本科及以上学历,5年以上相关工作经历
  • 熟悉实验室工作环境,熟练掌握各种常见测试仪器,如信号发生器、示波器、网络分析仪、逻辑分析仪等
  • 扎实的电子电路基础,对模拟IP模块的性能指标及可测性设计有深入理解
  • 熟悉先进工艺节点的高速接口类IP协议,包括:PCIE,DDR,USB,Serdes等优先考虑

Location:
无锡/苏州



✨ IP测试资深工程师

                               
登录/注册后可看大图

岗位职责
  • 各种模拟芯片的评估测试和应用支持工作,包括Serdes,MIPI,USB,DDR,PCIE,LVDS,HDMI PHY等
  • 模拟IP的性能测试以及系统功能测试,并分析、定位、解决各种测试过程中出现的芯片和硬件相关的问题,支撑模拟IP的高质量交付和商用成功
  • 熟练掌握各种新设备、测试方法和测试用例,完成模拟IP评估测试
  • 深入理解客户应用场景和软硬件环境,协助客户分析和解决芯片和IP应用过程中出现的各种软硬件和芯片问题

岗位要求
  • 电子信息技术、测控技术与仪器等相关专业,本科及以上学历,3年以上相关工作经历
  • 熟悉实验室工作环境,熟练掌握各种常见测试仪器,如信号发生器、示波器、网络分析仪、逻辑分析仪等
  • 扎实的电子电路基础,对模拟IP模块的性能指标及可测性设计有深入理解
  • 熟悉先进工艺节点的高速接口类IP协议,包括:PCIE,DDR,USB,Serdes等优先考虑

Location:
无锡/苏州



✨ 封装SI/PI工程师

                               
登录/注册后可看大图

岗位职责:
1. 负责信号完整性和电源完整性的分析和优化。
2. 完成封装/系统级SIPI仿真分析,对插损/回损/TDR/眼图等进行提取,帮助封装设计师优化设计细节,指导layout实现,撰写仿真报告。
3. 参与封装ballmap排布规划与封装设计检视。
4. 帮助内部设计团队和外部客户制定合理的SIPI标准。

职位要求:
  • 硕士学位及以上,微电子/自动化等相关专业,5年以上SIPI工作经验。
  • 熟练掌握信号完整性及电源完整性的理论知识。
  • 熟练使用SIPI相关的设计工具,如HFSS, SIWAVE, ADS, PowerSI等。
  • 有DDR/SerDes等高速IP的仿真经验。
  • 良好的团队合作精神,乐于沟通分享。

Location:
无锡/苏州



✨ 封装设计工程师

                               
登录/注册后可看大图

岗位职责:
  • 芯片封装方案评估与选型。包括基板/封装厂能力评估,BOM制定,封装尺寸/叠层制定,ballmap排布,设计细节沟通等。
  • 与公司内部及客户的后端团队协同进行bump的选型,排布和审核。
  • 与SI/PI团队及系统设计团队协同进行封装优化。
  • 封装基板设计和相关文档输出。包含substrate layout, POD, gerber, assembly instruction等。
  • 协调生产阶段出现的问题,进行失效分析,帮助封装厂进行工艺改进。
  • 先进封装工艺和封装技术的开发。
  • 熟悉封装相关的可靠性测试标准。

职位要求:
  • 全日制本科及以上,半导体封装/材料/机械等专业,2年以上封装设计经验。
  • 熟悉和了解FCCSP, FCBGA,WLCSP, WLBGA, MCM等封装类型的工艺流程和设计要点。熟练使用Cadence APD和AutoCAD。
  • 理解封装各个性能指标和关键点。
  • 良好的团队合作精神,乐于沟通分享。
  • 2.5D/3D封装经验是加分项。

Location:
无锡/苏州



SOC验证经理

                               
登录/注册后可看大图

岗位职责
  • 负责SoC/IP项目的验证计划、方案、以及实施进度;
  • 熟悉SoC/IP的验证,提高IP/SoC间验证复用,加速验证进度;
  • 管理验证团队,以及引导培训员工;
  • 参与芯片验证milestone评审和交付;
  • 协助验证团队的建设;
  • 协助芯片测试工作。

岗位要求
  • 电子工程或计算机工程学士/硕士学位,硕士学位优先;
  • 7年以上SOC验证经验,熟悉整个ASIC开发过程和工具;
  • 7年工程经验,曾负责过SoC/IP队验证交付;
  • 扎实的Verilog、SystemVerilog、UVM、C使用经验,以及脚本调试经验;
  • 分析验证覆盖率,并有针对性的提高验证覆盖率;
  • 有如下经验的优先考虑:高速接口(DDR USB PCIE)模块/系统级验证,及系统性能验证;CPU (ARM RISC-V)验证经验的优先考虑;
  • 候选人要有全芯片验证以及板级调试经验。

Location:
南京



✨SoC验证资深工程师

                               
登录/注册后可看大图

岗位职责
  • 建系统级验证环境,编写验证自动化脚本,加速验证过程和提升验证的自动化;
  • 收集测试需求,制定系统级验证计划、验证用例,完成功能仿真验证;
  • 收集功能覆盖率和代码覆盖率并进行分析,能达到较高的覆盖率水平;
  • 对于实际案例,能够构造验证测试用例,复现问题并协助设计者定位及解决问题。

岗位要求
  • 三至五年以上IC Verification经验;
  • 熟悉SOC芯片架构,data fabric 结构(NIC/NOC),以及AXI/APB/AHB等总线协议;
  • 熟悉复杂系统的典型工作流程(Boot Up , Reset, DMA ,Interrupt等);
  • 熟悉一种或多种高速接口(USB PCIE等)及VIP使用,优先录用;
  • 熟悉一种或多种DDR接口,或者Flash接口的,优先录用;
  • 有过arm架构或者risc-v处理器验证的,优先录用;
  • 有基于SV/UVM的模块级验证经验,或者基于C的SoC验证经验;
  • 主动性强,有责任心,做事认真仔细,有良好的团队合作精神。

Location:
工程师级别:上海/苏州/成都/南京/无锡



✨SoC验证工程师

                               
登录/注册后可看大图

岗位职责
  • 建系统级验证环境,编写验证自动化脚本,加速验证过程和提升验证的自动化;
  • 收集测试需求,制定系统级验证计划、验证用例,完成功能仿真验证;
  • 收集功能覆盖率和代码覆盖率并进行分析,能达到较高的覆盖率水平;
  • 对于实际案例,能够构造验证测试用例,复现问题并协助设计者定位及解决问题。

岗位要求
  • 三至五年以上IC Verification经验;
  • 熟悉SOC芯片架构,data fabric 结构(NIC/NOC),以及AXI/APB/AHB等总线协议;
  • 熟悉复杂系统的典型工作流程(Boot Up , Reset, DMA ,Interrupt等);
  • 熟悉一种或多种高速接口(USB PCIE等)及VIP使用,优先录用;
  • 熟悉一种或多种DDR接口,或者Flash接口的,优先录用;
  • 有过arm架构或者risc-v处理器验证的,优先录用;
  • 有基于SV/UVM的模块级验证经验,或者基于C的SoC验证经验;
  • 主动性强,有责任心,做事认真仔细,有良好的团队合作精神。

Location:
工程师级别:上海/苏州/成都/南京/无锡



✨ SoC资深设计工程师

                               
登录/注册后可看大图

岗位职责
  • 负责模块前端设计工作,包括IP集成,模块设计,子系统仿真;
  • 负责芯片级前端设计工作,包括时钟,复位,低功耗,总线,芯片总体集成;
  • 会使用cdc,lint等;
  • 配合后端组完成SDC质量检查和Synthesis以及netlist QA;

岗位要求
  • 通信、电子工程或计算机工程学士学位,硕士学位优先;
  • 熟悉计算机体系结构,有过大规模SoC设计经验;
  • 有过完整前端设计经历,掌握常用前端EDA工具使用,熟悉Lint,CDC,Synthesis;
  • 熟悉复杂SOC的低功耗设计流程,对功耗闭环有深入理解,熟悉复杂SOC的性能评估流程;
熟悉DDR/SERDES/PCIE等高速接口集成优先.

Location:
南京/无锡/上海/苏州/深圳



✨ SoC设计工程师

                               
登录/注册后可看大图

岗位职责
  • 负责模块前端设计工作,包括IP集成,模块设计,子系统仿真;
  • 负责芯片级前端设计工作,包括时钟,复位,低功耗,总线,芯片总体集成;
  • 会使用cdc,lint等;
  • 配合后端组完成SDC质量检查和Synthesis以及netlist QA;

岗位要求
  • 通信、电子工程或计算机工程学士学位,硕士学位优先;
  • 熟悉计算机体系结构,有过大规模SoC设计经验;
  • 有过完整前端设计经历,掌握常用前端EDA工具使用,熟悉Lint,CDC,Synthesis;
  • 熟悉复杂SOC的低功耗设计流程,对功耗闭环有深入理解,熟悉复杂SOC的性能评估流程;
熟悉DDR/SERDES/PCIE等高速接口集成优先.

Location:
南京/上海/苏州/深圳



✨ DFT资深工程师/工程师

                               
登录/注册后可看大图

岗位职责
  • 负责全芯片的测试计划和测试结构定义;
  • 从事DFT设计流程改进、DFT的实验和验证,包括MBIST\SACN\boundary scan;
  • 负责DFT相关的形成验证及时序约束,并协助后端完成DFT相关时序收敛,功耗分析,压降分析;
  • 芯片Bringup

岗位要求
  • 认真细致的工作态度,勇于承担责任,具备深入学习的能力;
  • 熟练掌握verilog语言,有一定的Verification基础;
  • 熟练使用LINUX工作环境;
  • 至少精通以下一项能力,具有一定的独立完成能力Scan chain insertion ,Scan ATPG及验证,MBIST生成及验证,Boundary scan生成及验证;
  • 能熟练使用Mentor ATPG tool 或Synopsys DC dft insertion Tool或者其他相关的DFT tool;
  • 有下列知识或者相关经验优先: 芯片bring up;DFT 静态时序分析;脚本能力,例如Perl,TCL,Python

Location:
资深工程师:合肥/苏州/上海
工程师:苏州



✨ 数字后端PV资深工程师

                               
登录/注册后可看大图

岗位职责:
  • 完成ASIC芯片级PV signoff, 主要包括 LVS, DRC, ANT, PERC;
  • 完成IP physical integration & IO placement;
  • 配合封装人员优化 pin sequence & bump assignment;
  • 配合foundry完成 mask tape-out form, E-jobview;
  • 编写tcl/perl/python/svrf等语言脚本完善 PV流程。

岗位要求:
  • 电子工程或相关专业本科学历,硕士优先;
  • 3年以上SOC后端经验,具有团队管理和项目管理经验优先;
  • 有2.5D/3D先进封装(CoWoS interposer, I-CubeS)后端设计经验佳;
  • 有先进工艺(12/10/7/6/5nm)后端设计经验佳;
  • 熟练使用EDA工具 Calibre/ICV/PVS, 熟悉Innovus/ICC2;
  • 良好的沟通能力和团队协作能力;
  • 良好的半导体器件和verilog语言基本知识。

Location:
南京/苏州/上海/无锡



✨ 数字后端STA资深工程师

                               
登录/注册后可看大图


岗位职责
  • 完成数字ASIC芯片级的timing signoff;
  • 配合前后端人员优化clock/reset等方案;
  • 配合前端调试sdc、netlist等;
  • 配合前端或者IP vendor完成sdc的整合工作;
  • 配合后端和DFT工程师讨论时钟树结构,优化时钟树;
  • 完成逻辑综合,并且针对preLayout的时序进行检查和优化,并且反馈sdc问题;
  • 运用tcl/perl/python等语言编写脚本改善工作效率;


岗位要求
  • 电子工程或相关专业本科学历,硕士优先;
  • 5年SOC以上 timing signoff经验,具有团队管理和项目管理经验优先;
  • 有先进工艺(12/10/7/6/5nm)经验佳;
  • 熟练使用相关EDA工具,熟悉AOCV、POCV/SOCV;
  • 良好的沟通能力和团队协作能力;
  • 有基本的半导体器件和verilog语言相关知识.

Location:
苏州/无锡



✨ 中端综合资深工程师

                               
登录/注册后可看大图

岗位职责
  • 负责SoC芯片中端流程, 包括综合,形式验证,以及静态时序分析等
  • 负责各个模块和Top SDC的生成、检查和完善, 以确保Timing Signoff安全
  • 负责低功耗设计实现, UPF生成,MVRC Check,功耗分析等
  • 负责验收前端设计RTL Code质量,完成CDC/RDC check以及Review 其他设计交付件等工作
  • 与前端及后端工程师合作, 完成PPA性能优化
  • 部分DFT工作

岗位要求
  • 硕士及以上学历,电子相关专业,熟悉ASIC设计
  • 5年以上STA,Synthesis,formal工作经验,熟悉低功耗设计流程
  • 熟练使用Synopsys或Cadence工具如DC,Formality,Genus,PT,VCLP,Spyglass等
  • 能够熟练使用Perl/Tcl/Shell/Phython脚本编程
  • 对SOC有较深的理解,有高速接口IP中端设计或者DFT经验尤佳
Location:
苏州/无锡



✨ 数字后端APR资深工程师

                               
登录/注册后可看大图


岗位职责:
1.负责完成从netlist到GDS的数字后端工作,TOP或者block级别,包括PR(place and route),STA(Static timing analysis),PV(physical verification),PA(power Analysis)等工作.
  • 和数字前端工程师合作debug timing,sdc,UPF等问题,完成中等难度以上block 级别或者TOP PD工作.
  • pre/post mask eco ;
4.与设计团队合作,负责数字面积评估及优化;

任职要求:
  • 微电子相关专业,本科及以上学历;4年以上工作经验,
  • 熟悉从Netlist至GDS的完整设计流程;
  • 熟练使用 innovus/ICC2, PT/tempus, lec/formality , starrc/QRC, PTPX/voltus, calibre等相关设计工具的某一套或几种;
  • 具有14nm以下工艺芯片成功tapout经验者优先,具有低功耗设计芯片工作经验者优先。
  • 具有TOP PnR工作经验经验者优先;(  top level partition, bump assignment, RDL routing, ESD plan, feedthrough inserting, pin assignment…etc)
  • 具有TOP STA 经验者优先;
  • 具有PCIE , DDR 等高速接口PnR经验者优先;
  • 较好的英文读写交流能力;
  • 具有创新能力和团队合作精神。

Location:
无锡/苏州





✨ 销售经理

                               
登录/注册后可看大图

岗位职责
  • 端到端客户管理:客户规划、潜在客户开发、提案准备和向C级主管演示,并通过管理整个销售流程完成业务
  • IP和解决方案产品的技术销售联系人
  • 与现有和新客户建立和发展关系,创造短期到长期的商业机会
  • 与销售、市场营销、客户工程、财务、法律等多个内部团队合作
  • 创建月度收入/目标管理预测和月底收入和市场表现报告
  • 参加行业活动以产生潜在客户并扩大联系网络

岗位要求
  • 电子/EEE/VLSI/嵌入式或同等专业学士/硕士学位。MBA优先,研究生电子专业背景
  • 8年以上半导体行业工作经验,至少5年以上IP、ASIC服务和解决方案领域的直销经验,如有高性能计算:如5G\CPU\GPU\AI\车载芯片等方向的销售经验也可以考虑;
  • 快速的学习能力,掌握复杂的技术信息,并能与技术和非技术团队进行有效的沟通
  • 有完整销售周期的经验,了解半导体行业和生态系统
  • 在组织的各个层面与客户互动和沟通的能力
  • 出色的销售、谈判和沟通技巧
  • 拥有独立工作的能力,并在快节奏的环境中与全球分布的团队合作,具有动态的优先级和主动性

Location:
北京/深圳



FAE工程师(LPDDR/DDR/ONFI)

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 20:33 , Processed in 0.015795 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表