在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 722|回复: 0

[招聘] SOC CPU Subsystem Design工程师/专家

[复制链接]
发表于 2022-12-2 15:34:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
NO.626-【猎头职位:上海需要多位  SOC CPU Subsystem Design工程师/专家】联系人:Lincy-Cao,邮箱:hr@kthr.com,微信也可查询职位了!打开手机微信,搜号码“KTHR_COM”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加,欢迎大家关注!
岗位职责:
1、参与智能汽车芯片的域控制器(DSA)/智能座舱/自动驾驶(AD/ADAS)领域SOC开发,同时会有部分手机AP/Chiplet/ARVR/Cloud领域SOC开发任务。
2、负责上述SOC芯片的概述设计文档(Specification)/详细设计文档的完成,参与相关部分的验证策略和用例(Test Case)的制定。
3、负责SOC系统/子系统(Subsystem)/IP设计与验证等芯片前端设计工作,参与Synthesis/DFT/STA等Design Implement Flow;
4、与相关团队一起负责SOC系统/子系统(Subsystem)/IP的FPGA/Emulater/TestChip等方面的验证,测试,调试工作。
岗位要求:
1、计算机体系架构,微电子,电子,通信或其他弱电相关专业背景,本以上学历硕士优先。
2、有2年以上的SoC开发及成功流片经验,有IP成功开发和交付,先进工艺大型SoC芯片成功量产的经验最佳。
3、熟悉ARM A系列或者M系列, RISC-V等相关CPU,熟悉基于这些Core的SOC设计验证,熟悉CPU子系统设计,熟悉Boot up流程。
4、熟悉CPU子系统的Cache相关设计,有ARM/RISC-V Cache Coherence 相关的设计验证经验。
5、熟悉CPU子系统的MMU相关设计,有ARM/RISC-V MMU相关的设计验证经验。
6、熟悉CPU子系统的configuration,clock,reset,interrupt,debug,security等设计。
7、了解Tensilica,Ceva,Verisilicon等主流DSP IP Core使用。
福利:五险一金  绩效奖金  股票期权
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-26 08:00 , Processed in 0.012097 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表