我们来理清下思路，从学术上讲，而不是“感觉上”。跨导确实和速度有关系。 1 器件速度的影响因素可以分为两类，门信号延迟（gatedelay）和互连层RC延迟（RC delay）。早期技术节点中，gatedelay占主导地位。随着CMOS技术的发展，gatedelay因素减小，RCdelay愈发严重（主要从0.25um节点开始）。接下来我会分析RCdelay。 2 RC delay顾名思义，影响因素是电阻和电容。降低RCdelay的方式也有两种，降低阻抗R和降低容抗C。 ①电阻R=导线材料电阻率*电流方向导线长度/导线截面积。其中长度和截面积在MOSFETscaling中是已经确定的重要参数，所以降低R的最好方式是降低电阻率。所以，在0.18um和0.13um的节点，铜互连线取代了铝互连线技术。现在5nm、3nm都是铜互连线（掺杂了些其他金属）。顺便一提，下一代互连线的技术方向是Ru钌。 ②容抗C=介电常数*导线之间的正对面积/导线之间距离。同理，面积和距离是已经确定的重要参数，所以降低C的最好方式是降低介质层的介电常数。所以随着半导体工艺的发展，介电常数不断降低。 3 第2点讲述了从工艺侧考量的加快电路速度的方法，接下来从device特性进行分析。当RC已经确定时，device驱动能力越大，代表Ion越大，充放电速度越快，也就是device速度越快。这里需要注意的是，前提条件是RC不变。如果通过修改device的结构，增大Ion的同时导致RC更大，或许得不偿失。这里的理论分析属于PPA分析，即power、performance、area分析，分析的工具有hspice和TCAD等。所以不能单纯的只盯住W/L这个点，应该更全面的对device特性进行分析。
4 那么跨导和电路速度的关系如何理解？首先跨导gm的定义为Ids对Vg的求导，表征了Vg单位变化量引起的Ids变化量，所以影响gm的因素可以从Ids与Vg的关系式中找出，即迁移率、栅氧厚度、W/L。加大gm可以提高device的驱动能力，从而提高电路速度。
| 
/2 
eetop公众号
创芯大讲堂
创芯人才网
IP卡
狗仔卡
发表于 2022-1-26 10:50:00
提升卡
沉默卡
喧嚣卡
变色卡
楼主
