模拟电路想缩减面积都有什么办法啊？

istart_2002

模拟电路想缩减面积都有什么办法啊？

Quinn714

你想说的是对应的模拟版图的面积吧  这个怎么说呢  从你电路功能来说  你觉得有哪些功能参数设计指标可以折中处理不用太精确  但是又不会影响电路整体功能  或者哪个模块不需要  直接砍掉  当然也是在不影响整体功能的前提下   抱歉 我不是前端   从后端的来考虑的话  在封装腔体确定和芯片尺寸不能改动的情况下  在做了整体floorplan以后  如果面积超出  无非就是减少器件  抠面积  哪些管子尺寸减小  哪个地方的电容数量不用那么多 或者用两种不同类型的电容可以重叠摆放在一起  电阻的数量是不是可以减少呢  这都是需要你前端仔细考虑一下  从你的功能  参数  产品需求出发 你来考虑哪些是可以舍弃  不许需要做的那么好  抱歉  这是我作为后端的一点看法  不足之处请见谅  因为我觉得你问这个问的有点笼统的  模拟电路功能那么多  芯片类型也不少  不知道你是从整体电路设计来看  还是只是单一的一个block电路来说呢   

tang66521

自己定制器件

kevin531904

自己定制器件吧

ericking0

因为问题很泛，所以只好泛泛的答；由上往下说；
从系统架构来说，对自己所使用的架构用到的模块的面积开销还是要有初步的感觉，这个没啥特别的窍门，做的多了自然就知道了；BTW：mix-signal类的产品，如果有的东西扔到数字那边去了，这些面积也要考虑到；当然如果有的较复杂的逻辑功能在模拟这边实现，也有可能会有比较大的面积；
在往下，模块的时分复用，也是一个省面积的点；
到电路层面，我觉得不仅仅需要知道电路什么时候能工作正常，还需要知道电路什么时候会挂掉，简单来说就是知道电路的margin在哪里，只留该要的余量，电路自然就会比较小；当然这个本质还是trade off，过于极端的最求某点，必然选择性的放弃其他点；
当然类似于能合并的阱就合并之类的点都是边做边看的；
至于layout，floorplan尽可能的让所有的线都比较顺，线顺了，自然就短了，走线空间自然就少了，寄生也会少；另外对于走线多的产品，多一层Metal两层Mask，面积小了，搞得不好成本还会更低；

抠面积这种活本质还是系统的活，也是要讲究TOP-DOWN的，越在上面，越在前面，抠起来越容易；