高新聘请-数字前端后端，四川泸州，成都，上海，北京，深圳，珠海，广州

sophie.zheng

电话：17154898692

qq微信同步：861112547

邮箱：861112547@qq.com

高级ASIC前端工程师

1.全方位了解数字SoC设计、微结构及RTL开发；

2.实施设计验证，逻辑综合和时序分析；

3.完成符合目标功率、性能及区域目标的设计。

技能要求：

1.高性能（低延迟、高带宽）设计技术；

2.理解低功耗微结构技术；

3.熟悉逻辑设计准则及时序和功率的影响；

4.深度理解网络和系统界面协议及结构；

5.精通Verilog、System Verilog、综合及静态时序分析；

具有FPGA设计经验。

基本要求：

1.5年或以上RTL设计及（或）结构经验；

2.能够积极主动、高效并独立完成工作内容，具有良好的团队协作能力；

3.能够主动承担责任，并能在初创环境中工作；

4.具有开发复杂SoC的可靠经验。

附加技能：

1.具有以安全IP设计为背景的安全设计经验；

2.熟悉及了解IoT设计及其要求；

3.熟悉DSP算法；

4.英语沟通能力；

5.硕士学位。

高级ASIC后端工程师

负责实施完整的芯片设计工作，即从RTL到芯片投片。

任职资格：

1.熟悉Cadence、Synopsys Synthesis及结构件设计流程；

2.熟悉时序分析工具PrimeTime的使用以及物理验证工具Mentor Calibre的使用。

技能要求：

1.需全面熟悉ASIC集成电路，包括平面布局、时钟及电源分布，全局信号布局，I/O布局及IP硬核集成；

2.熟悉典型的SOC问题，如多电压和时钟域、ESD策略、混合信号模块集成及封装的相互作用；

3.熟悉分层设计方法、自顶向下设计、预算、时间及物理集合；

4.须有内部供应商及外部供应商集成IP的经验，并能在物理域明确及达到IP要求；

5.具有频率超过1GHz，使用sub-45nm技术的大型SoC设计经验（>20M gates）；

6.熟悉并悉知数据库管理问题；

7.熟悉Floorplanning工具、P&R流程、全局时序验证及结构设计验证流程；

8.熟悉设计相关的各种工艺，包括产量和可制造性设计、多电压策略及热处理。

基本要求：

1.能够积极主动、高效并独立完成工作内容，具有良好的团队协作能力；

2.能够主动承担责任，并能在初创环境中工作。

相关经验：

3年或以上以上ASIC结构设计及项目执行经验。

附加技能：

1.熟悉DSP算法者优先

2.英语沟通能力

3.硕士学位