请教sigrity 中PCB+PKG的ERC流程

芸谷 · 发表于 2017-8-10 14:20:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教各位大牛一个问题，我用SPEED2000做PCB的ERC，评估trace的阻抗和耦合情况，现在我想把PCB和芯片封装（BGA SUBSTRATE）merge在一起，trace一个完整到die的bondpad的路径阻抗分布和trace之间的耦合情况，merge都merge进去了，按照ERC流程也仿真完了看到了报告，但发现PACKAGE的阻抗非常不合理，意识到是设置PCB堆叠导致的，我是按照PCB的堆叠做的设置，但封装基板的堆叠完全不同。
所以我请教的问题是，这种merge PKG的ERC仿真抽取，怎么设置两种堆叠情况？多谢

newrfdesign · 发表于 2018-6-4 12:27:20

thanks

[求助] 请教sigrity 中PCB+PKG的ERC流程

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2