设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › Verilog HDL Synthesis A Practical Primer J.Bhasker

12 / 2 页

返回列表发新帖

楼主: icsoul

Verilog HDL Synthesis A Practical Primer J.Bhasker

发表于 2006-5-5 21:19:59 | 显示全部楼层

Verilog HDL Synthesis A Practical Primer J.Bhasker

太贵了

回复支持反对

使用道具举报

发表于 2006-5-6 20:48:49 | 显示全部楼层

Verilog HDL Synthesis A Practical Primer J.Bhasker

顶

回复支持反对

使用道具举报

发表于 2006-5-9 21:54:21 | 显示全部楼层

Verilog HDL Synthesis A Practical Primer J.Bhasker

看看，谢谢

回复支持反对

使用道具举报

发表于 2006-5-9 23:44:31 | 显示全部楼层

Verilog HDL Synthesis A Practical Primer J.Bhasker

thx for sharing

回复支持反对

使用道具举报

发表于 2006-5-12 15:49:11 | 显示全部楼层

Verilog HDL Synthesis A Practical Primer J.Bhasker

thanks a lot ...

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-12-12 05:19:21 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-1-10 16:46:47 | 显示全部楼层

useful
thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /2

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-20 07:12 , Processed in 0.447186 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表