在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 1512|回复: 0

[资料] ADI工程师内部整理【时钟芯片常见问题解答】

[复制链接]
发表于 2017-5-19 11:08:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

电子系统的心脏是时钟链路。时钟的原理和基础是锁相环和 DDS。时钟通过频率合成,提供所需要的频率、电平驱动、时钟同步等功能。相位噪声和抖动特性是时钟输出信号最重要和最基本的参数。锁相环的各个组成部分,包括参考源、参考分频、鉴相器、环路滤波器、压控振荡器等都对最终 PLL 的输出贡献噪声。




那么问题来了,使用时钟芯片时,你都遇到过哪些让人抓狂的问题呢?



ADI工程师内容整里的【时钟芯片常见问题解答】https://ezchina.analog.com/docs/DOC-1602为大家解答了一些常见时钟芯片使用中的常见问题。感兴趣的可先移步至原帖https://ezchina.analog.com/docs/DOC-1602在线看下文档,在决定是否要下载哦~

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 13:12 , Processed in 0.012732 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表