有关锁相环频率源

zhaoke2005 · 发表于 2017-1-6 21:54:11

您需要登录才可以下载或查看，没有账号？注册

x

现在开始做PLL频率源，现在有一下几点难点，希望同行能给与解答1、PLL的相位噪声，主要来至于哪里？鉴相器；VCO的相位噪声对PLL相位噪声有没有影响？
2,PLL的调频时间主要来之与哪里？’

busu1314 · 发表于 2017-1-7 10:05:37

PLL的相位在噪声在低端主要来自于参考信号、鉴相器、环路滤波器，在高端主要来自于VCO；第二个问题是调频还是跳频？

zhaoke2005 · 发表于 2017-1-7 20:16:38

回复 2# busu1314

谢谢解答，，，是跳频

zhaoke2005 · 发表于 2017-1-7 21:13:18

回复 2# busu1314

在请问一下，PLL的低端相位噪声底噪是不是就是鉴相器的相位噪声

busu1314 · 发表于 2017-1-8 09:59:48

回复 4# zhaoke2005

应该是参考频率相噪和鉴相器相噪的叠加有公式的，一般取它们之间差的那一个

zhaoke2005 · 发表于 2017-1-11 19:13:17

回复 5# busu1314

谢谢啊啊太感谢

nyne · 发表于 2017-1-12 22:06:26

THANK!!

Johnphy2012 · 发表于 2017-1-13 20:34:14

学习学习

射频所长 · 发表于 2017-1-17 00:34:30

之前也研究了PLL，搞了ADF4350/4351和ADF4360，想搞ADF4355和5355，一直没有时间

[讨论] 有关锁相环频率源