马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
DDR数字设计工程师@上海苏州北京
简历发
芯得
爱德华 [url=mailto ffer@hi-talent.net]offer@hi-talent.net[/url] DDR, Logic Design, high speed 职位职能: 集成电路IC设计/应用工程师
职位描述: JOB DESCRIPTION: - Micro-architecture definition/writing ICdesign spec. - Model level behavior model built up andRTL coding - Synchronization and asynchronous digitalcircuit design - Simulation/verification offunctionalities at both module level and top level - Script based synthesis & timinganalysis on GHz working frequency - Design/verification report & reviewmeeting holding - Silicon debug of related modelfunctionalities - Sampler chip testing
QUALIFICATIONS: - BSEE with minimum 8-year or MSEE withminimum 5-year experience of digital experience - Relevant experience in high-speed digitaldesign (Semi-flow: customer layout + ASIC flow) is must - Solid knowledge of high-speedasynchronous circuit design, family with standard cell architecture andbehavior - Solid knowledge of mixed signal design,digital and analog interface - Family with low-power-design flow - Strong skills of Verilog RTL coding,verification and debug - Hands on experience in EDA tools such asCadence NC-Sim, Synopsys DC, PT, etc. - Solid knowledge of documentation ofdesign report - Relevant experience on telecom timingchip is a plus - Self-motivated and team player
SOC工程师 简历发
芯得爱德华 [url=mailto ffer@hi-talent.net]offer@hi-talent.net[/url] 岗位职责: 1. 根据芯片架构,完成模块级电路设计。 2. SOC系统级设计、集成。 3. 搭建SOC验证环境,功能仿真,覆盖率分析。 4. FPGA功能仿真调试。 5. SOC综合,时序分析,优化逻辑电路。
职位要求: 1. 电子、通信等相关专业本科或本科以上学历。 2. 有2年以上数字电路逻辑设计经验,精通SOC设计流程,有ARM SOC开发经验者优先。 3. 精通Verilog/VHDL设计语言。 4. 熟练掌握CSH或者Perl脚本语言。 5. 熟练掌握EDA设计工具,包括仿真、综合、时序分析等。 6. 了解FPGA功能仿真调试。 7. 英语CET-4,具有良好的英语读写能力 8. 具有出色逻辑思维、快速学习能力,良好沟通能力和优秀团队协作能力 9. 认真踏实,有责任心,有主动性
Best Regards Jane.Jin 金娟 Principal Consultant & General Manager @ Hi-TalentConsulting Co.,Ltd. 上海芯得企业管理咨询有限公司 上海芯相会企业管理咨询有限公司 Mob: 18502155252 E-Mail: Jane-Jin@hi-talent.com 微信: xinde_jane QQ: 1600548210 Weibo: http://weibo.com/u/1716864892 webside:
www.hi-talent.cn
|