在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1722|回复: 0

[招聘] 【NVIDIA社招】版图工程师(MASK Layout Engineer)-上海 (1 years+)

[复制链接]
发表于 2015-7-6 17:48:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Hello All,

大家好,这边是NVIDIA HR Tracy, 我们目前在上海招聘版图工程师的岗位.

职位描述如下,如有意向:
欢迎发送简历到 tracyw@nvidia.com     QQ:1751315121
收到简历之后,我将同您联系;

Company Description:
http://www.nvidia.cn/object/about-nvidia-cn.html
在二十年的时间里,NVIDIA 一直在视觉计算方面 (计算机图形的艺术与科学) 勇当先锋。 凭借我们发明的 GPU ——现代视觉计算的引擎,这一领域现已扩张到涵盖了视频游戏、电影制作、产品设计、医学诊断以及科学研究等等。 现在,视觉计算正变得越来越重要,它影响着人们与科技之间的互动方式。

MASK Layout Design Engineer
Job Description/Qualifications:
RESPONSIBILITIES
- Convert Schematic drawings to physical layout views for Standard and Data Path cells, and embedded SRAM in deep sub-micron CMOS process under Cadence environment.
- Layout floor plan for both cell level and macro level.
- Layout verification including DRC(DFM)/ERC/LVS.
- Layout data base and version control, and FRAME view generation.

MINIMUM REQUIREMENTS:
- BSEE or above.
- 1 year or more relevant experience.
- Familiar with Cadence design environment.
- Experience Layout verification with Hercule/Calibre/Magma.
- Be able to estimate schedule on the assigned task.
- Basic knowledge of transistor devices.
- Unix system and commands.
- Good communication in English.
- Place and Route knowledge is a plus.

Tracy
APAC Staffing Team
QQ: 1751315121
021-61043650
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:09 , Processed in 0.020245 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表