在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2078|回复: 2

[招聘] 上海展讯201507: 内部推荐芯片版图设计工程师

[复制链接]
发表于 2015-7-5 17:23:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

上海展讯,内部推荐,有兴趣的同学发简历到jobhuntersh@hotmail.com.

(如果近期已经面试过的朋友,请不要重复投简历.


以下是职位列表:


芯片后端设计工程师

芯片版图设计工程师
射频芯片版图工程师



以下是具体职位要求:


芯片后端设计工程师


工作内容/职位描述:
1.
负责将前端提供的Gate-level网表,通过PR流程转成可以生产加工的GDS文件

2.
负责根据后端的实际PR情况,协助前端做designsdc的修改以便timing能够更快的收敛

3.
负责根据前端的修改,及时做好pre-maskECOpost-maskECO的工作

4.
负责设计环境的建立,PNR library的生成及修改,芯片的布局,电源规划,单元放置,CTS
布线,时序分析及修正,功耗及电压完整性分析,信号完整性分析及修正,GDS输出及物理验证,DFM分析,寄生参数提取

任职资格:
1.电子学专业,本科及以上学历

2.
能独立完成从netlistGDS signoff 的后端设计工作

(
布局,电源规划,CTS,布线,时序修正,电压降分析,串扰,天线效应修复,物理验证 ...)

3.
三年以上后端设计经验 (有成功的90/65/40nm及以下芯片tapeout经验优先)

4.
精通后端主流EDA工具(Cadence/Synopsys/Mentor)

5.
熟悉UNIX/LINUX操作系统,熟悉TclPerlShell编程


芯片版图设计工程师


工作内容职位描述:

1.
模拟/混合电路版图设计

2. IO
版图设计

3.
其他电路版图设计或修改"


任职资格:
1.
两年以上模拟/混合电路版图设计工作经验,

2.
能熟练运用Virtuoso版图工具和Calibre等各类物理验证工具,

3.
熟悉半导体工艺和制程,

4.
熟悉UNIX操作系统,有一定shelltcl等编程经验,

5.
65nm及更先进工艺经验者优先

6.
RF版图设计经验者优先

7.
善于沟通,能很好地进行团队分工合作。



射频芯片版图工程师
工作内容/职位描述:
负责RF/Analog方面的版图工作

任职资格:


1.微电子专业,本科以上。

2.
熟练使用cadence 版图工具,熟悉virtuosoXL者优先。

3.
熟悉calibre验证工具,能看懂command file,并对其做修改。

4.
40nm/28nm版图方面的经验者优先;有fullchipTapeout的经验者优先。


 楼主| 发表于 2015-7-13 12:22:50 | 显示全部楼层
继续有效。
 楼主| 发表于 2015-7-23 08:26:30 | 显示全部楼层
7月职位继续有效。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 13:42 , Processed in 0.023965 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表