在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1458|回复: 0

[招聘] 芯得模拟

[复制链接]
发表于 2015-1-14 15:23:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

高速缓存芯片的模拟设计工程师,工作地点在上海
北京
合肥
深圳

简历发邮箱  ic@hi-talent.com

JOB TITLE: IC Design EngineerAnalog)

职位:IC设计工程师(模拟)


JOB DESCRIPTION:

- Design, evaluate and verify high speedCMOS analog circuits.

- Oversee layout and verificationactivities which include floor plan, LVS and DRC.

-  Generate design spec and writedesign review document

- Engineering lab testing and chip debug



QUALIFICATION:

- MSEE,5 years or above working experiencein analog circuit design.

- Good fundamental in device physics,analysis and design of analog / mixed-signal circuits.

- Experience in Verilog, AHDL and/orMatlab.

- Ability to do layout floor plan andprovide verification/debugging guidance.

- Solid knowledge of EDA design tools.(Analog artist, spectre, HSPICE and nc-verilog ...)

- Design experience in any of the followingareas is preferred: PLL,  high-speed I/O’s, transceiver, LV-LP analogdesign



Key information:

high speedsignal intergrityPLLlow powerDDRMemoryFlashBR



Best Regards

Jane.Jin金娟

Principal Consultant & General Manager @ Hi-TalentConsulting Co.,Ltd.

上海芯得企业管理咨询有限公司

上海芯相会企业管理咨询有限公司

Mob:         18502155252

E-Mail:    Jane-Jin@hi-talent.com

QQ:          1600548210

Blog:         http://blog.sina.com.cn/u/1716864892

webside  www.hi-talent.cn



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 10:59 , Processed in 0.012161 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表