求助关于一个制作PCELL的问题

jiajuntree · 发表于 2014-5-28 00:01:29

您需要登录才可以下载或查看，没有账号？注册

x

请问我在制作Mos 管PCELL时，S/D上的Cons的变量一直设置不好，在改变Width时老是少加，请问我如何设置变量可以使Con 在改变管子大小时可以从中心点均匀的往两边增加（当然需要同时限制上下两头的DIF overlap Con 的这个值不能违背DRC)？
谢谢各位了

jiajuntree · 发表于 2014-5-30 13:13:50

顶顶顶顶顶顶顶顶顶

jiajuntree · 发表于 2014-5-30 13:15:54

如何可以让工具自动判断让Cons在S/D上居中。。。

analogtracking · 发表于 2014-6-3 18:55:53

不懂啊，没法帮

xuhongwei · 发表于 2014-6-6 23:06:01

这个还是用skill脚本来写方便点，定义也自由点。

mangoch · 发表于 2014-6-20 11:26:15

这个问题很多人问过了，搜索下论坛应该有你要的答案

站长推荐 /1