公司急缺人才，北京美资IC企业中层岗位招聘

阿社君

公司在北京上地

1. 集成电路IC验证主管(IC verification leader)已有人选
Job Description and Responsibilities:
1) Lead Verification team.
2) Define the verification spec and plan basing on design spec
3) Setup and maintain the simulation environment.
4) Work with IC design engineers to complete the test vectors
5) Generate the product test pattern and test pattern support
6) IC design FPGA prototype (FPGA mapping and debugging)
7) Front-end design

Key Competency Requirements:
1) Familiar with System verilog or System C or E language, have the transaction level IC verification methodology experience.
2) Familiar with the UNIX/LINUX OS, and IC database setup
3) Familiar with PERL and Shell
4) Familiar with popular front-end design language and IC EDA tools, for example: Cadence: NC verilog, IRUN, Specman , HAL
5) Solid knowledge on ATPG and test pattern.
6) Solid knowledge on FPGA and related EDA tools. For example: Altera Stratix device, Quartus, Simplify
7) Good communication and team work ability.

Education & Experience Required:
3+ years  experience for Master 5+ experience years for Bachelor  

职位描述和职责：
1) 领导验证团队
2) 根据设计 spec 定义 验证 Spec，定义验证计划
3) 建立和维护整个项目的设计仿真环境
4) 与设计工程师一起完成整个项目验证
5) 生成产品的测试向量并与测试工程师完成测试向量的调试
6) FPGA原型设计
7) 参与部分的前端设计工作

主要工作能力要求：
1） 熟悉System Verilog (或 System C 或 E langurage), 要有真正的事务级验证工作经验，能独立搭建事务级验证平台
2） 熟悉Unix/Linux 操作系统和IC设计环境
3） 熟悉 Perl 和 Shell语言
4） 熟悉常用的前端设计语言和工具 (Verilog/Vhdl, NC-verilog, HAL)
5） 了解ATPG和测试向量知识
6） 了解FPGA相关器件和工具，如Altera Stratix器件，Quartus 软件，Simplify软件
7） 良好的沟通能力和团队合作能力

硕士３年以上工作经验，本科５年以上工作经验，条件优秀者可适当放宽

2. 高级IC验证工程师(Senior IC verification Engineer)
Job Description and Responsibilities:
1) Define the verification spec and plan basing on design spec
2) Setup and maintain the simulation environment.
3) Work with IC design engineers to complete the test vectors
4) Generate the product test pattern and test pattern support
5) IC design FPGA prototype (FPGA mapping and debugging)
6) Front-end design

Key Competency Requirements:
1) Familiar with System Verilog or System C or E language, have the transaction level IC verification methodology experience.
2) Familiar with the UNIX/LINUX OS, and IC database setup
3) Familiar with PERL and Shell
4) Familiar with popular front-end design language and IC EDA tools, for example: Cadence: NC verilog, IRUN, Specman , HAL
5) Solid knowledge on ATPG and test pattern.
6) Solid knowledge on FPGA and related EDA tools. For example: Altera Stratix device, Quartus, Simplify
7) Good communication and team work ability.

Education & Experience Required:
3+ years experience for Master 5+ experience years for Bachelor

职位描述和职责：
1) 根据设计 spec 定义 验证 Spec，定义验证计划
2) 建立和维护整个项目的设计仿真环境
3) 与设计工程师一起完成整个项目验证
4) 生成产品的测试向量并与测试工程师完成测试向量的调试
5) FPGA原型设计
6) 参与一定的前端设计工作

主要工作能力要求：
1） 熟悉System Verilog (或 System C 或 E langurage), 要有真正的事务级验证工作经验，能独立搭建事务级验证平台
2） 熟悉Unix/Linux 操作系统和IC设计环境
3） 熟悉 Perl 和 Shell语言
4） 熟悉常用的前端设计语言和工具 (Verilog/VHDL, NC-verilog, HAL)
5） 了解ATPG和测试向量知识
6） 了解FPGA相关器件和工具，如Altera Stratix器件，Quartus 软件，Simplify软件
7） 良好的沟通能力和团队合作能力

硕士３年以上工作经验，本科５年以上工作经验，条件优秀者可适当放宽


项目很吸引人，全都是核心的算法之类的验证，鬼佬和阿三都是给中国部门打工（他们干边边角角的活），因为之前的一个项目中国的设计团队完成的很出色，而且前景也很好，哈哈

有意的同学请将简历发至jiexu.xia@hotmail.com，中英文的都要

阿社君

顶，自己顶一个

goog123

什么公司啊

阿社君

什么公司啊
goog123 发表于 2013-4-16 13:58

                               
登录/注册后可看大图

前身是SST

阿社君

再说一句，我们现在已经开始在最高端的FPGA上跑算法验证了，有敢兴趣的赶紧投简历过来啊，lead希望是senior一点的

阿社君

自己再顶上来

duandaodream

ding ding ding

阿社君

自己再顶，leader已经差不多有人选了

阿社君

再次顶上来，赚钱不容易啊

murphy522

看起来很诱人， 看到北京 ，就不要去了。 非北京户籍，太难了。