DDR SDRAM 电源完整性分析_PI仿真

tangchaojie · 发表于 2013-3-11 21:14:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 tangchaojie 于 2013-3-12 14:53 编辑

搞了整整一天才搞定，分享一下。如果哪儿有问题，还请多多指点！有问题是好事，有问题才能够进步！

DDR SDRAM 电源完整性分析_PI仿真.pdf (318.16 KB, 下载次数: 1736 )

Decoupling Capacitor.bmp

CheneyChe · 发表于 2013-3-15 22:38:50

支持！感谢！

besttian · 发表于 2013-3-17 21:54:00

看一下，貌似很高级的样子。

xrd6688 · 发表于 2013-3-18 15:55:43

目标阻抗是台阶式的还是一线式的？对电容在不同位置的效应有没有体现？谢谢共享成果！

baoer1_1 · 发表于 2013-3-20 15:56:38

谢谢楼主分享

heningbo · 发表于 2013-3-23 09:58:59

没弄过，学习学习啊

tangchaojie · 发表于 2013-3-23 22:52:51

回复 4# xrd6688

不好意思，我不太了解你说的目标阻抗是台阶式的还是一线式的是怎么的含义？因为目标阻抗就是计算出的一个标准值，在分析实际板子上的电源Transfer Impedance不要超过这个Target Impedance！总之PI，你首先得分析出电源平面的第一个SRF（自谐振点）！这也是你板级去耦的最高频率（一般在100Mhz以上，你可以看文档里面第一个阻抗曲线的下凹点，在200Mhz附近）。接下来一再加上Buck Capacitor（体去耦电容，就是我们VRM<DC-DC 或者LDO> 刚出来时接的一个大电容），他会把低频的Transfer Impedance 压的很低，于此同时会出现一个反谐振点，中频去耦电容就是把这个反谐振点出的Impedance给压下去！！

电容的确有个去耦半径，不同的位置对去耦是有影响，你可以用Allegra PI进行分析。至于这款CST PCBS，目前我也只会用后仿真，也许有调整电容的位置的功能，然后再分析它的Impedance，但是我不会用！

我也仅仅是个做硬件的！如果太难得问题，你可以到SI-List里面请教那些专家级人物。我们这仅仅是交流交流。如果你会在CST PCBS里调整电容的位置，然后再分析它的Impedance。可以附在下面的帖子里面，供大家学习！谢谢

st863 · 发表于 2013-3-29 14:41:21

不错学习了

ade-0902 · 发表于 2013-3-31 16:02:13

不错学习了

chenxiao83 · 发表于 2013-3-31 20:10:08

thanks for sharing

[原创] DDR SDRAM 电源完整性分析_PI仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1