索尼介绍采用TSV的积层型CMOS图像传感器的实现技术

even_ryen

索尼在“ISSCC 2013”上发表了演讲，介绍了采用自主积层构造的背照式CMOS图像传感器“Exmor RS”（演讲序号：27.4）。

       Exmor RS采用的构造是将此前在同一枚芯片上形成的背照式CMOS图像传感器的像素部分和图像处理用逻辑电路分离，将其制作在不同的芯片上，然后通过TSV（硅通孔）积层连接两枚芯片。原来的背照式CMOS图像传感器需要使芯片实现薄型化，因此一直贴在硅支撑体上使用。此次的构造将硅支撑体换成了逻辑芯片。

                               
登录/注册后可看大图

       索尼没有公布TSV技术的详细情况，似乎是将芯片粘在一起后，形成贯通CMOS图像传感器像素芯片的TSV，并与逻辑芯片连接。TSV并未在像素阵列区域内形成，而是在将像素芯片上的行驱动器（Row Drive）和逻辑芯片上的行解码器（Row Decoder）相连接的部分，以及将像素芯片上的比较器和逻辑芯片上的计数器相连接的部分形成的。


       在这些位置形成TSV的理由是这样易于降低噪声产生的影响、容易制造等。比如，将比较器配置在可采用成熟度较高的自主工艺技术制造的像素芯片一侧而非逻辑芯片一侧时，抗噪能力会增强。据介绍，TSV的总数为几千个。

         

                               
登录/注册后可看大图

上下芯片通过绝缘层部分粘在一起。估计此处稍后会形成TSV，连接各枚芯片的布线层（点击放大）   

                               
登录/注册后可看大图

        TSV的位置（点击放大）
         

                               
登录/注册后可看大图

芯片照片与TSV的位置（点击放大）           

                               
登录/注册后可看大图

与传统背照式CMOS传感器的比较（点击放大）
         

                               
登录/注册后可看大图

逻辑电路规模增大后，可以追加HDR视频拍摄等功能（点击放大）      

                               
登录/注册后可看大图

     此次CMOS图像传感器的详细情况（点击放大）

       将像素芯片和逻辑芯片分离后，可以各自选择最佳工艺技术。比如，Exmor RS就是采用90nm工艺的专用技术制造像素芯片，采用65nm工艺的逻辑技术制造逻辑芯片。将这样两枚芯片层叠在一起，与采用90nm级混载工艺制造的原产品相比，可将芯片面积降至70％，同时可将逻辑电路的规模从50万门扩大至240万门。另外，由于逻辑芯片可以通过外部的硅代工企业制造，因此索尼自己无需向尖端逻辑工艺投资，这也是一个优点。

       逻辑电路的规模增加后，可以配备多种图像处理功能。比如在RGB像素中追加W（白）像素以提高摄像感光度的“RGBW编码功能”，以及将两种曝光条件下拍摄的图像合成、生成大动态范围视频的“HDR影片拍摄功能”等。此次的CMOS图像传感器已开始面向索尼自己的智能手机以及其他公司的平板电脑等产品量产，传感器的尺寸为1/4英寸，像素为808万像素，像素间距为1.12μm。

bruceok

Sounds good!!

吉祥的父亲

多谢分享