每日一题1029

vipjph · 发表于 2012-10-29 21:03:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 vipjph 于 2012-11-2 21:38 编辑

How delays are characterized using WLM (Wire Load Model)?
使用一般的WLM （不是zero WLM，也不是按照物理位置算的DCT），DC是如何计算delay的？

欢迎大家积极讨论，答案稍后揭晓，参与讨论者，信元送上。
------------------------------------------------------------
DC在计算延时的时候，net的rc就要根据所选取的wrie load model来计算，
计算时和输出的fanout决定
以smic13的smic13_wl10为例
  wire_load("smic13_wl10") {
resistance       : 8.5e-8;
capacitance       : 1.5e-4;
area       : 0.7;
slope       : 66.667;
fanout_length       (1,66.667);
根据fanout值，由fanout(1,66.667)可以得出互连线长度为66.667，然后根据resistance和capacitance计算出互连线电容为1.5e-4*66.667，互连线电阻为8.5e-8*66.667
，当然如果扇出值表中没有，就会用到slope，例如扇出为3时，此时估算的互连线长度为1*66.667+（3-1）*slope，再计算出RC值，然后DC由此计算net的延时。

bambucha2007 · 发表于 2012-10-29 21:57:23

eda site ... love it ...

xieqiuyang520 · 发表于 2012-10-30 17:22:03

回复 1# vipjph

参加

ukinfo · 发表于 2012-10-30 18:39:10

本帖最后由 ukinfo 于 2012-10-30 18:42 编辑

For a given wireload model the delay are estimated based on the number of fanout of the cell driving the net.
Fanout vs net length is tabulated in WLMs.
Values of unit resistance R and unit capacitance C are given in technology file.
Net length varies based on the fanout number.
Once the net length is known delay can be calculated; Sometimes it is again tabulated.

Here is my comment:
Aforementioned answer is sourced online, but in practical applications the manufacturer supplied fanouts do sometimes be inopperative due to various factors. For sophisticated system, a designer should ideally refine the R & C components based on each particular case.

cgflhy · 发表于 2012-10-31 00:02:18

Here is my comment:
Aforementioned answer is sourced online, but in practical applications the manufacturer supplied fanouts do sometimes be inopperative due to various factors. For sophisticated system, a designer should ideally refine the R & C components based on each particular case.

14425324 · 发表于 2012-10-31 00:18:58

不知道DC是怎么算的，一般的model教科书上很多

anvy178 · 发表于 2012-10-31 09:00:12

怎么用英文呢看起来吃力

sjtusonic · 发表于 2012-10-31 12:56:48

本帖最后由 sjtusonic 于 2012-10-31 12:58 编辑

回复 1# vipjph

一些理解，不知全不全，望补充：）

算WLM时首先要给一个芯片的size，作为大前提。
之后，在此die size下，WLM会拿一个统计好的“线负载=f（扇出）”的表格出来。

即根据一个cell的扇出个数，估算它需要多长的线把这些扇出连起来。

dctme · 发表于 2012-11-1 01:30:51

大概两种计算方法，一个是公式，工根据线长，位置，负载等因素算出对地电容，然后估算时延。这种方法误差较大。后来又加上了芯片的实际统计矫正参数。

dctme · 发表于 2012-11-1 01:33:32

上述方法，对亚深微米和更小的尺寸不适用，后来又推出了预布线技术。

[讨论] 每日一题1029

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2