spectreVerilog仿真问题

yu1004 · 发表于 2012-7-25 10:31:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在做模数混仿时候出现如下问题，数字部分是全verilog代码，模拟部分是晶体管级的电路，混合仿真的时候用spectreVerilog，做这个混合的仿真需要装另外的工具吗？比如ius？希望高手帮忙啊！！

*USRERR: Selected context view string 'functional'
offers no suitable view for inst I5 referencing placed master Test.TOP.symbol
in cell Module test, lib Test, view schematic, configViewString $default.
Please check HDB configuration or library setup.
*Error* Failed to partition the design.
...unsuccessful.
Error (ADE-3010): Cannot create and partition the design.
Error (ADE-3010): There are errors in the designs. Fix these before netlisting.
...unsuccessful. "

putechen · 发表于 2012-9-15 12:36:26

需要IUS

569038754 · 发表于 2017-9-16 20:14:29

安装IUS后，需要配置和环境变量，在仿真时候还需要一些特殊的操作技巧，可以看看user guide!

xxgeneral · 发表于 2017-11-9 14:13:00

回复 1# yu1004

文件没有更新？

[求助] spectreVerilog仿真问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！