verilog语言

天行者郑 · 发表于 2012-5-20 19:52:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求助

小弟乃verilog新手，以下这个程序不知道错误在哪，仿真就是不正确呢，表现为q的值始终为0，求各位大仙多多指教！

module zdws(q,clk,clr,plus,minus);
input clk,clr,plus,minus;
output[7:0]q;
reg[7:0]q;
always@(posedge clk or negedge clr)
begin
if(!clr) q<=8'h00;
else
case({plus,minus})
2'b10:begin //递增
if(q[3:0]==4'd9)
begin
q[3:0]<=4'd0;
if(q[7:4]==9)q[7:4]=4'd0;
else q[7:4]<=q[7:4]+1'b1;
end
else q[3:0]<=q[3:0]+1'b1;
end
2'b01:begin //递减
if(q[3:0]==4'd0)
begin
q[3:0]<=4'd9;
if(q[7:4]==0)q[7:4]=4'd9;
else q[7:4]<=q[7:4]-1'b1;
end
else q[3:0]<=q[3:0]-1'b1;
end
2'b11:q<=q; //暂停
default:q<=4'bx;
endcase
end
endmodule

hnulht789 · 发表于 2012-5-21 08:41:50

你的testbench中{plus,minus}是不是始终等于2'b11

leehowal · 发表于 2012-5-21 10:24:25

这个要看你的仿真程序了。

司徒温孤 · 发表于 2012-5-21 10:43:11

是啊，要看你的testbench了

天行者郑 · 发表于 2012-5-21 11:42:04

回复 2# hnulht789

我用的是波形仿真，设置的值是plus始终为1，minus值始终为0.这个时候仿真结果q的值始终为0，怎么回事啊？

天行者郑 · 发表于 2012-5-21 11:45:34

回复 3# leehowal

我用的是波形仿真，q 的值始终是0，怎么回事？

zzczx · 发表于 2012-5-21 12:45:47

看看clean是多少。另外看看逻辑关系对么。看你的begin end块总觉得怪怪

verilog语言

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1