北京通信公司招聘数字RTL设计工程师

aguilzu00

主要工作内容与职责：

1.负责总线，memory controller，外设接口等RTL设计及仿真验证工作

2.负责协助FPGA调整验证工作

3.其他IC设计相关工作

任职要求：

1. 熟悉verilog RTL 代码和EDA仿真，综合等相关工具 2. 具有AMBA AHB/AXI 总线, memory controller 或者MCU相关项目经验 3. 至少1年工作经验 4. 熟悉FPGA使用的优先考虑 5. 有USB2.0 controller，PCIE 或者DDR SDRAM controller相关经验的优先考虑 6. 熟悉数字通信，数字信号处理或者计算机体系结构的优先考虑

请和我联系，aguilzu00@163.com

9065574912

应届生没有工作经验有没有希望？