设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › DataSheet&器件库 › schlib&pcblib › allegro PCB layout-16层板，包括xilinx FPGA, DDR2，US ...

1 2 3 4 567 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

楼主: foot

[资料] allegro PCB layout-16层板，包括xilinx FPGA, DDR2，USB等

发表于 2011-7-20 09:32:21 | 显示全部楼层

学习一下啦

回复支持反对

使用道具举报

发表于 2011-7-29 15:51:25 | 显示全部楼层

学习一下，不知道是什么功能？

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-7-29 16:03:21 | 显示全部楼层

支持支持支持

回复支持反对

使用道具举报

发表于 2011-7-29 16:04:46 | 显示全部楼层

哈哈哈哈哈哈哈哈

回复支持反对

使用道具举报

发表于 2011-7-30 13:43:10 | 显示全部楼层

谢谢兄弟这个

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-8-2 08:35:14 | 显示全部楼层

不错，是真家伙就好！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-8-5 20:32:28 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-8-6 10:23:04 | 显示全部楼层

学习dxdesigner

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-8-9 23:32:14 | 显示全部楼层

thank you very much~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-8-11 10:58:40 | 显示全部楼层

thanks

回复支持反对

使用道具举报

1 2 3 4 567 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-4 22:21 , Processed in 0.025362 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表