Synopsys 公司招聘Senior IC Complier工程师(后端布局布线)

edatraining · 发表于 2010-8-4 16:43:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 edatraining 于 2010-8-11 10:05 编辑

Requisition Description:
The Candidate will be responsible for physical hierarchy flow's development and comprehensive advanced feature testing of Synopsys IC Compiler. Good knowledge of high-level hierarchy design methodologies, Include hierarchy mcmm flow,Hierarchy UPF low power flow.And the candidate should be able to develop tools/scripts to constantly improve testing process efficiency and product quality.

BS with 5+ years of relevant experience , MS with 3+ years of relevant experience, or related Ph.D with 1+ years of experience.
Strong communication. Proficient Physical Hierarchy design methodology or a strong understanding of ASIC design flows . Knowledge of cimpetitive EDA tool products and product knowledge in the areas of place and route,Design Reuse and/or Physical Design is highly desired.

If you are interested in it, Please email you resumes to aspc1234@yahoo.com.cn

工作地点：上海长宁区

Synopsys是世界第一的EDA软件公司主要面的客户是一流的ASIC design 公司（Intel,ST,LSI,Toshiba....) 特别是超大规模的数字前端/后端设计.
新一代的后端EDA 软件 IC complier 已经可以支持32nm 下的后端设计。同时最大的Tapeout 达到4000万个 Cell instance.（~1.6亿个gate), Physical Hierarchy design 占据着越来越重要的角色

edatraining · 发表于 2010-8-11 15:53:04

自己顶。。。

edatraining · 发表于 2010-8-12 15:29:14

每日一顶。。。

dinsh1 · 发表于 2010-8-13 09:07:54

LZ 该职位有什么要求么？

edatraining · 发表于 2010-8-13 16:26:36

本帖最后由 edatraining 于 2010-8-13 16:29 编辑

上面不是写了要求吗？ Requisition Description:
要求重点本科 5年左右的ASIC,EDA 相关的经验，研究生 3年左右的ASIC,EDA 相关的经验，知道后端流程。布局布线，时钟数综合。。。懂tcl/cshell/perl 。。。

alex_fang2010 · 发表于 2010-8-18 17:51:43

看来现在做后端很好，自己要好好学了哈哈

yezimeyou · 发表于 2010-10-25 20:33:10

fffffffffffff

yingqigang25 · 发表于 2010-10-28 09:47:12

应届生招吗？我是2011年应届研究生，做过5个嵌入式CPU核的后端设计，有一定经验，请问你们招应届生吗？

aprice · 发表于 2011-1-27 18:30:28

招硬件工程师，S不是做软件的吗

[招聘] Synopsys 公司招聘Senior IC Complier工程师(后端布局布线)

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1