在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: helte320

比较早的图形化verilog语言编辑软件,安装版,带破解SUMMIT VISUAL HDL FOR VERILOG

[复制链接]
发表于 2014-10-12 12:04:21 | 显示全部楼层
版本确实太早了
发表于 2015-9-1 23:13:32 | 显示全部楼层
请问如何导入ip 核到这个软体了
发表于 2015-9-1 23:14:55 | 显示全部楼层
导入后提示错误
发表于 2015-12-31 09:19:21 | 显示全部楼层
dingyige xain
发表于 2016-1-2 04:26:15 | 显示全部楼层
Thanks a lot.
发表于 2017-5-23 14:09:25 | 显示全部楼层
谢谢分享
发表于 2017-7-8 01:39:44 | 显示全部楼层
测试可用
发表于 2018-11-21 15:16:46 | 显示全部楼层
Summit VisualHDL
发表于 2018-11-21 15:36:08 | 显示全部楼层
Summit VisualHDL???
发表于 2018-11-21 15:39:06 | 显示全部楼层
谢谢啊 不错
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-4 22:32 , Processed in 0.021767 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表