马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
【IEDM】英特尔发布32nm级SoC用工艺技术，1枚芯片可集成3种晶体管 | | [url=http://china.nikkeibp.com.cn/bpimages/show/images/image2009/12/14/091214soc2.html] | |
美国英特尔在正于巴尔的摩（Baltimore）举办的半导体制造技术国际会议“2009 IEEE International Electron Devices Meeting（IEDM 2009）”上，发布了32nm级SoC（system on a chip）用工艺平台技术（论文序号28.1）。该技术为支持涉及功耗、性能及空间多方面要求的SoC，可采用混合匹配（Mix and Match）型的晶体管构成，还可根据需要搭载RF/模拟被动部件、内存及降低噪声的配件等。
该技术的最大特点是一枚芯片上可容采用high-k栅极绝缘膜及金属栅极技术的3种不同的晶体管同时存在。即所谓多晶体管技术。除了英特尔之外，其他公司此前也提出过有关该多晶体管的方案。此次英特尔的多晶体管的新意在与采用了high-k栅极绝缘膜及金属栅极技术。
3种晶体管分别为（1）逻辑晶体管（HP或SP）、（2）低耗电晶体管（LP）及（3）高电压输入输出用晶体管（HV I/O）。关于（1）逻辑晶体管，可从高性能HP晶体管或标准性能SP晶体管中任意选择。HP晶体管的性能非常高。NMOS的Idsat为1.53mA/μm（Ioff为100nA/μm、电压为1V时），PMOS的Idsat为1.23mA/μm（Ioff为 100nA/μm、电压为1V时）。（2）LP为主要用于常处导通状态的电路或要求低待机电流值电路的晶体管。通过采用high-k，可大幅降低栅极泄漏电流。（3）HV I/O可选择1.8V电压或3.3V电压。
混载内存采用了单元面积为0.148μm2的高集成型SRAM及单元面积为0.171μm2的低电压型SRAM。用于模拟/RF被动部件时，不仅可将电阻器、电容器及电感器等置入其中，而且还支持Deep n Well（深n阱）分离。（记者：大石
基之） | 
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2009-12-19 16:45:17
楼主
