设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › verilog a pll
1234567下一页
返回列表 发新帖
楼主: xihuwang

verilog a pll

[复制链接]
bn0925
发表于 2011-4-27 09:31:33 | 显示全部楼层
see see~~
回复 支持 反对

使用道具 举报

发表于 2011-4-27 17:49:36 | 显示全部楼层
谢谢楼主的分享!!!
回复 支持 反对

使用道具 举报

61ping
发表于 2011-4-28 14:24:30 | 显示全部楼层
下过来看看先
回复 支持 反对

使用道具 举报

edayz
发表于 2012-1-4 00:22:27 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶顶顶
回复 支持 反对

使用道具 举报

发表于 2012-3-1 01:01:35 | 显示全部楼层
回复不了？
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-5-15 14:47:16 | 显示全部楼层
谢谢~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-5-15 17:51:43 | 显示全部楼层
i 我希望有用的 啊
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

jarodz
发表于 2012-5-15 21:16:49 | 显示全部楼层
The title is "A Top-Down Verilog-A Design on the Digital Phase-Locked Loop"
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

Lfantasy
发表于 2012-5-29 11:53:06 | 显示全部楼层
回复 1# xihuwang


   
hope a good useful sorce
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

midman
发表于 2012-6-4 09:23:28 | 显示全部楼层
谢谢楼主
回复 支持 反对

使用道具 举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-18 23:20 , Processed in 0.016351 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表