设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 数字通信论坛 › 通信技术 › 通信技术资料区 › Writing Testbenches Using System Verilog
返回列表 发新帖
查看: 1348|回复: 4

Writing Testbenches Using System Verilog

[复制链接]
orchidgarden
发表于 2008-10-9 20:06:45 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
Writing Testbenches Using System Verilog by Janick Bergeron, Synopsys, Inc.

WritingTestbenchesUsingSystemVerilog.rar

2.64 MB, 下载次数: 11 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复

举报

libaokang_81
发表于 2008-10-10 10:32:37 | 显示全部楼层
寻找中....
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jrzhang
发表于 2008-10-15 10:59:24 | 显示全部楼层
下来看看
回复 支持 反对

举报

aeou
发表于 2008-10-29 14:45:24 | 显示全部楼层
很好，谢谢！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

aeou
发表于 2008-10-29 16:21:20 | 显示全部楼层
非常感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-11 11:42 , Processed in 0.018345 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表