轨到轨仪表放大器中间节点波形失真问题

红红的西瓜

      放大器结构为轨到轨输入输出（运放结构如图1），接成反馈回路，闭环增益为2（如图2）。请问A和B点（如图3）失真的原因是什么，而且为什么A，B是失真后输出的波形THD能达到100dB？仿真条件下，class AB的输出摆幅为2.2V时，A和B节点的摆幅非常大达到250mV，意味着输出级只有近似9倍的增益，但直流下class级管子gm有400uS，输出阻抗有4M，放大倍数粗略来讲也有1000倍，为什么会出现A，B节点摆幅这么大呢？

林静树

我仿真的三运放的共模抑制比，为什么会随着频率的升高越来越高呢。

Twonej

   

红红的西瓜 发表于 2022-6-7 21:55
我思考思考

ia输出是对的就好了，你的floating control本来也不能轨到轨输出，你非要纠结第一级增益也可以整一下ac gain仿真看一下。如果你觉得增益小了八成是饱和失真了。如果你是觉得问题在于正负两相的输出幅度不相等的话，有可能是线性跨导环的两个np管子gm相差比较大。话说你们这是在做课程作业吗？怎么两个人做的东西完全一样，时间节点也差不多。

红红的西瓜

   

、、哼哼、 发表于 2022-6-7 20:46
我的跟你差不多，但波形可能要好一点，THD也很高。会不会因为输入两种差分对对于不同差分信号放大能力不 ...

我思考思考

红红的西瓜

   

Twonej 发表于 2022-6-7 21:20
A、B点是跨导线性环路的Floating control节点吧，并不是放大器的输出电压，看看你的IA的全差分输出 ...

A，B是跨导线性环路的Floating control节点，就是想知道这两个节点为什么会失真呢？下图是IA差分输出信号。

Twonej

A、B点是跨导线性环路的Floating control节点吧，并不是放大器的输出电压，看看你的IA的全差分输出

、、哼哼、

我的跟你差不多，但波形可能要好一点，THD也很高。会不会因为输入两种差分对对于不同差分信号放大能力不一样。比如当输入信号比共模电平大的时候，NMOS差分对流过的电流较大，而PMOS差分对的电流减小，导致其放大能力不够，到B点的输出曲线有所失真，此时主要看A点的信号，输出级主要是M25在工作吖？