I2C 的上升下降时间问题

weixiaozdl · 发表于 2015-3-26 13:52:47

您需要登录才可以下载或查看，没有账号？注册

×

为什么I2C会定义上升下降时间的最小值？谢谢

McuPlayer2013 · 发表于 2024-2-25 09:31:25

I2C是OpenDrain结构，上升沿靠的是外部上拉电阻，如需要更小的上升沿，意味着更小的电阻，更大的功耗
下降沿靠的是IO内部的NMOS管，这个倒是更好满足，相对上升沿来说

lvnanll · 发表于 2024-1-27 21:23:09

给楼主点赞！

suanxiucai · 发表于 2021-2-24 10:27:08

根据傅里叶变换可以知道方波越陡峭，则高频分量越大，会产生更大的EMI干扰

freebigfish · 发表于 2021-1-26 08:41:18

高手问的问题都不一样

liuniuliu · 发表于 2020-12-5 19:20:21

边沿检测需要。ttl/cmos原理决定。

kokou · 发表于 2020-9-14 18:07:30

有相同疑问，请问楼主有见解了吗?

linuxwinner · 发表于 2015-4-15 17:09:36

If edge is too sharp, internal glitch filter cannot be functional.

yamadeemas · 发表于 2015-3-27 16:52:10

给楼主点赞！

yamadeemas · 发表于 2015-3-27 16:50:47

给楼主点赞！

账号		自动登录	找回密码
密码			注册

[求助] I2C 的上升下降时间问题