bandgap中运放的工作状态的问题

china8894 · 发表于 2013-8-31 14:38:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

设计的bandgap工作时候，运放的输入管子无法工作在饱和状态，因为他的两个输入端都是三极管的Vbe，如何解决啊

模拟小牛 · 发表于 2021-11-25 23:08:04

老哥又遇到仿真出来的温度曲线是一个大跳变吗。这个是运放受到影响导致的吗，呜呜呜

JJJYYY · 发表于 2020-5-14 13:58:14

运放可以采用PMOS上拉结构，这样你说的比较低的电压可以很容易使运放的两个管子进入饱和区

china8894 · 发表于 2013-9-3 14:51:14

回复 13# william_rx

我用的是耗尽管作为运放的输入管

william_rx · 发表于 2013-9-3 13:46:40

用pmos input stage ，如何？

jiang_shuguo · 发表于 2013-9-3 11:19:00

回复 10# china8894

你可以叫他神雕大侠

ygchen2 · 发表于 2013-9-3 10:52:55

回复 10# china8894
不要乱叫什么神，当不起。
翻翻教材，PSRR是如何定义的就知道了。因为电源增益在工程中用起来比较方便，而且两者是倒数关系，所以往往在谈电源抑制比时，实际用的却是电源增益数据。http://wenku.baidu.com/view/6fed5a83b9d528ea81c779ab.html

china8894 · 发表于 2013-9-3 10:43:07

回复 9# ygchen2

我给的交流变量是1v，所以仿真出来应该是PSRR，扫了一遍确实和电容有很大的关系，我再仔细研究研究，十分感谢，大神

，菜鸟级别问题多多啊

ygchen2 · 发表于 2013-9-3 10:29:08

回复 8# china8894

你可以扫描一下输出负载电容（扫描范围可以大一些），看看它与PSRR或者PSG（power supply gain)的关系，你测的数应该是后者。简单说应该是，电容大会有帮助，主要在高频部分。低频部分是环路对电源噪声的抑制，如果能把带宽做大，相信也会有帮助。明白一些基本关系后，再看条件允许做到什么程度。。。不能满足要求的话，还可能得想其它办法，恐怕就会更复杂些了。

china8894 · 发表于 2013-9-3 10:15:29

回复 7# ygchen2

果然好使，我在输出端加上了一个5p的电容，PSR从-65dB升到-42.07dB，然后降到-54.58dB，这是什么原因造成的？

账号		自动登录	找回密码
密码			注册

[求助] bandgap中运放的工作状态的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1