用于Pipelinesar开关电容放大器设计求教

Eri_ic · 发表于 2025-4-9 16:24:16

坛友们好，小弟在设计pipesar的时候发现，在残差放大阶段，开关电容放大器采样开关开启时，第一级saradc的上级版电压跳变（在跳变前采样电容上极板已经稳定到vcm）并呈现差分特性，在稳定后与残差电压相差1-2mv，导致后续电路工作完全不准确。将RA中所有开关替换为理想开关后，上极板电压依然会下降。电路具体结构为7+8的14bit pipesar，RA采用开关电容负反馈的gainboost放大器，采样开关为栅压自举开关。具体波形见下图。

Eri_ic · 发表于 2025-4-9 16:25:27

还望路过大佬不吝赐教！

nanke · 发表于 2025-4-10 19:30:22

看看是不是比较器kickback noise

梓橦 · 发表于 2025-10-7 21:04:38

大哥您这个问题后面解决了吗，我最近也在做这方面的东西，也出现了相同问题，您最后是怎么解决的啊，还有就是您这个残差放大器是仿照哪个论文里面的啊？能不能分享一下？有机会的话咱能不能交流一下？

Eri_ic · 发表于 2025-10-22 21:08:39

梓橦发表于 2025-10-7 21:04
大哥您这个问题后面解决了吗，我最近也在做这方面的东西，也出现了相同问题，您最后是怎么解决的啊，还有就 ...

没怎么注意消息不好意思，最后debug结论是第一级CDAC和RA的采样电容发生电荷共享导致得到的残差电压不准。但主要是我的设计精度略高不适合这样用，如果分辨率降低2bit应该就几乎不会有影响。

xyuwei · 发表于 6 天前

Eri_ic 发表于 2025-10-22 21:08
没怎么注意消息不好意思，最后debug结论是第一级CDAC和RA的采样电容发生电荷共享导致得到的残差电压不准 ...

为什么要多做一个采样电容出来，直接复用CDAC的电容阵列作为采样电容不就可以了吗，还可以避免你电荷共享

Eri_ic · 发表于昨天 11:31

xyuwei 发表于 2025-11-19 18:00
为什么要多做一个采样电容出来，直接复用CDAC的电容阵列作为采样电容不就可以了吗，还可以避免你电荷共享 ...

确实如此，谢谢您

账号		自动登录	找回密码
密码			注册

[求助] 用于Pipelinesar开关电容放大器设计求教

站长推荐 /2