[求助] 高速 SAR ADC 设计

[复制链接]

Li-Galois

发表于昨天 16:56 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

最近在设计一个用于 TI SAR ADC 的 6bits sub-SAR ADC，工艺tsmc 12nm。有如下几点疑问，恳请大佬解惑。

1.GND本身有很多噪声和波动，很多adc里直接作为Reference是否可行；同理 VDD；

2.正基准Vref的产生（片上）；

3.6 bits的SAR ADC，限制精度的主要因素是电容失配还是热噪声kT/C；

4.多数电容都是自己手动画的吗，如果PDK所给最小电容不够小；

5.关于电容失配，6 bits下做电容失配校准是否常见。