高精度Sigma-Delta ADC第一级积分器中的OTA方案求助

OUTOFMYWAY

本人最近在做一个信号带宽200kHz，ENOB=18bit的sdm，我目前定的方案是：4阶3bit量化，osr = 50，0.18um工艺，电源电压3.3V。按照精度要求算出来的第一级积分器中的OTA负载电容达到了20pF，GBW=200MHz。我试了下套筒式共源共栅+Gain-Boost结构，发现主运放中的pmos尺寸达到了700um/600nm，现在有以下顾虑：
1) 这么大的功耗和尺寸，OTA的版图会不会很难画，后仿性能和前仿差距会很大吗？（最主要的顾虑！）
2) 能不能用class AB或者输入级工作在亚阈值区提高跨导效率？或者有更好的方案吗？
3) 看各种硕博论文，SDM第一级OTA很少采用class AB是因为它的线性度不好带来谐波失真吗？
4) 假如我的方案不可行，请大佬给一个合适的方案（比如换架构、换工艺和电源电压等等）！
谢谢大家指点！

castrader

1. 面积不是问题，功耗不是问题，都距离特别大还远得很。另外，这种信号带宽，为啥不考虑NMOS做差分对？而且你用了4阶3bit，OP带宽完全不用200MHz，你的SDM时钟应该是400k*50=20MHz吧，OP带宽有个60-70MHz足够了。

2.和3. class-AB不是线性度不够，而是带宽和稳定性不好调整。
4. 你的方案很好了。

nanke

1)不会 2)可以用但是效果不一定好 3)可以用但是效果不一定好 4)请先计算和仿真出运放输入和输出电压范围，你都没提，再选运放结构。

JustdoitAbel

3bits量化的话，量化噪声应该很小了，套筒应该够满足输出摆幅了

cham

1) OTA尺寸大影响版图与后仿？         | 是的，非常重要，应避免过大输入管，建议用双级OTA架构。         
2) 用Class-AB或亚阈值输入提高gm效率？ | 理论上可行，但会显著降低线性度，**不推荐**用于高精度SDM。     
3) 为什么高精度SDM不使用Class AB？  | 因为其线性差，带来明显失真，尤其影响THD和SFDR。         
4) 如何改进方案？                | 用双级OTA，换先进工艺，增加OSR，控制输入管尺寸，避免太大负载电容。

迷路大脸猫

cascode作输出摆幅浪费了，不说三级，起码做个两级结构，ab输出是常用的，做得好不会有什么稳定性或者线性度问题。
做运放之前先用理想单元把整体搭完，然后评估各级输出摆幅和对阶跃响应的需求。

OUTOFMYWAY

castrader 发表于 2025-6-16 08:11
1. 面积不是问题，功耗不是问题，都距离特别大还远得很。另外，这种信号带宽，为啥不考虑NMOS做差分对？而 ...

谢谢大佬回复！已经用了nmos做差分对，但是因为电流需求大所以pmos尺寸不得不大。另外为什么OTA带宽60-70MHz就可以了呢，理论上要让积分器在Ts/2建立精度非常小，GBW=10Ts应该会比较稳吧。

OUTOFMYWAY

nanke 发表于 2025-6-16 09:42
1)不会 2)可以用但是效果不一定好 3)可以用但是效果不一定好 4)请先计算和仿真出运放输入和输出电压范围， ...

谢谢指教！Simulink仿真得到的运放输出摆幅为±0.4*(3.3/2)=±0.66V。考虑到电源电压3.3V，电压裕度比较充足，选用套筒式cascode依然能达到输出摆幅要求。

OUTOFMYWAY

迷路大脸猫 发表于 2025-6-16 12:49
cascode作输出摆幅浪费了，不说三级，起码做个两级结构，ab输出是常用的，做得好不会有什么稳定性或者线性 ...

谢谢回复！我觉得本设计要是采用两级运放，第二级由于要推远次极点，管子的尺寸和功耗会更大，可以推测pmos的宽为700um*2.5=1750um，不过看了大佬们的回复感觉也许尺寸和功耗并不是问题？

castrader

OUTOFMYWAY 发表于 2025-6-16 14:20
谢谢指教！Simulink仿真得到的运放输出摆幅为±0.4*(3.3/2)=±0.66V。考虑到电源电压3.3V，电压裕度比较充 ...

因为你是用多bit反馈，一般每个周期信号幅度变化会很小的。

另外，10T的建立时间太夸张了，3T其实足够了啊。按照半周期算也就6倍肯定够了。