请问DT SDM ADC中各项时钟的问题

castrader

如题，假如CK1=1为采样周期，CK2=1为反馈+积分传递周期。
（1）如果用SC-CMFB做OP的共模反馈，那么共模反馈的调整相位用哪个好？
（2）如果用时钟分频的时钟作为chopper时钟降低OP的1/f噪声，那么chopper时钟切换的边沿是在CK1-CK2中间好？还是CK2-CK1的中间好？

感觉理论上都没啥问题，但是仿真却会发现很大的性能差距。
请问这是什么原因，设计这些相位有什么原则或者规矩要遵守吗？

谢谢！

nanke

从你的描述看像是chopper带来的，chopper会带来毛刺，需要把毛刺滤掉或者等毛刺变平再采样。