在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 325|回复: 6

[求助] 环形振荡器输出摆幅很小,有什么办法增大吗?有大佬知道吗?

[复制链接]
发表于 7 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
       用在PLL的3级差分环振,输出摆幅只有0.4-0.7V之间,感觉是差分延时单元结构增益的问题,有大佬知道用什么方法增大输出摆幅吗?是这种结构的增益不够导致的吗?(一开始以为是加的负载电容的问题,后来发现想错了,因为把粗调和细调电容都去了之后摆幅还是这么小)

屏幕截图 2025-04-24 134644.png
屏幕截图 2025-04-24 134629.png
屏幕截图 2025-04-24 134612.png
发表于 7 天前 | 显示全部楼层
CML2CMOS
 楼主| 发表于 7 天前 | 显示全部楼层
刚刚发现增加级数可以增大输出摆幅,我将三级增加到五级,摆幅明显上升了,但这又会导致输出频率下降,所以这两者应该有一个折中。

现在又有了三个新的问题:
1.这样看我的增益是大于1的,为什么三级的时候输出摆幅就0.4-0.7呢?是因为“初始”的输入信号摆幅比这个更小吗?对于环振而言这个“初始”的输入信号该怎么理解呢?
2.对于环形振荡器而言有个反馈的输入,它的输入输出不应该是循环的吗,既然是循环的那我为什么最终输出只是0.4-0.7,而不是一直增大到供电电压VDD和GND呢?是什么原因导致它限制在这个范围呢?
3.如何确定宽长比大小而不采用改变级数方法增大输出摆幅呢?
屏幕截图 2025-04-24 161616.png
屏幕截图 2025-04-24 161600.png
 楼主| 发表于 7 天前 | 显示全部楼层


Cridi 发表于 2025-4-24 16:30
刚刚发现增加级数可以增大输出摆幅,我将三级增加到五级,摆幅明显上升了,但这又会导致输出频率下降,所以 ...


关于第二点,看拉扎维书上546有说随着振荡幅度增大,每一级电路都会经历“非线性”从而达到饱和.....最终使得平均环路增益等于1,这样似乎就能解释同最后的振幅不变了?
 楼主| 发表于 7 天前 | 显示全部楼层


你好,请问这种结构是接在输出端来增大摆幅的吗?
 楼主| 发表于 7 天前 | 显示全部楼层


Cridi 发表于 2025-4-24 16:30
刚刚发现增加级数可以增大输出摆幅,我将三级增加到五级,摆幅明显上升了,但这又会导致输出频率下降,所以 ...


第三点,增加W/L确实提高了频率,也增加了摆幅
发表于 6 天前 | 显示全部楼层
用ac-couple+self-bias inv+buffer把幅度推到满摆幅
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-1 17:45 , Processed in 0.025982 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表