在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 162|回复: 3

[求助] Doherty功放仿真问题

[复制链接]
发表于 7 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在阅读有关Doherty设计的文章中,经常能看到这样子的图示,表示主路功放或辅助路功放的阻抗变化关系,可是我自己在仿真的时候却没有办法做到虚部这么小,请各位大佬指点一下小弟,这种图的结果应该怎么仿真呢?


                               
登录/注册后可看大图


                               
登录/注册后可看大图

发表于 7 天前 | 显示全部楼层
这种图明显不是仿真出来的啊,拿matlab写个公式画出来示意一下罢了。就是示意一下PA输入信号由小到大变化过程中主路和辅路输出阻抗的变化过程
 楼主| 发表于 7 天前 | 显示全部楼层


happylly 发表于 2025-4-24 11:21
这种图明显不是仿真出来的啊,拿matlab写个公式画出来示意一下罢了。就是示意一下PA输入信号由小到大变化过 ...


您好,向您的回答表示感谢!但是看了多篇文章都有强调其阻抗变化的图示是根据具体的主功放或者辅助功放进行仿真的。如这篇JSSC文章对阻抗变化的图示与描述如下方图片所示,我的理解是根据具体的放大器看到的阻抗。
1.jpg 2.jpg
发表于 6 天前 | 显示全部楼层


Charlie_brown 发表于 2025-4-24 19:58
您好,向您的回答表示感谢!但是看了多篇文章都有强调其阻抗变化的图示是根据具体的主功放或者辅助功放进 ...


我是说你上一个图,虚部一直为0是一个示意
实际场景是PA的输出阻抗随信号大小变化的过程中,实部虚部都会变。大信号下class C PA开启,输出阻抗实部降低,虚部也应该有微小变化。看谐振点的话就是虚部在0附近。如果你仿不出这么小的虚部,说明你输出匹配没有做好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-1 17:38 , Processed in 0.023841 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表