高速ADC的比较器结构选择讨论

chasefeng

最近看论文发现高速ADC多采用单级放大器+latch的结构做比较器，为什么不用多级放大器+latch的结构来做比较器呢？


假设多级放大器级联的结构用的放大器和单级放大器的结构是一样的，虽然多级放大器级联的带宽比较小，但是他的增益比较大，相同放大时间内似乎传递到latch的输入电压也会变大，为什么不这样做呢。求大佬解答

letianbojue

latch的放大速度是指数增长的，放大器的放大速度是线性增长的；latch放大速度刚开始慢，后面快很多；所以单放大器速度够了；多放大器好处是可以压低噪声；

YyuanRTs

能提高一些增益，但是级联会降低速度。比较器的噪声没那么紧的时候就没必要了。而且把这些多的时间给latch做比较，噪声可能还比多级更好

chasefeng

letianbojue 发表于 2025-1-9 11:27
latch的放大速度是指数增长的，放大器的放大速度是线性增长的；latch放大速度刚开始慢，后面快很多；所以单 ...

明白了明白了 谢谢您

chasefeng

YyuanRTs 发表于 2025-1-9 11:41
能提高一些增益，但是级联会降低速度。比较器的噪声没那么紧的时候就没必要了。而且把这些多的时间给latch ...

明白了谢谢

hlzhang_wu

john_123

thanks