在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 266|回复: 3

[求助] 请问大佬,三段式vcs编译,仿真阶段总是报错

[复制链接]
发表于 2024-12-9 20:15:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

                               
登录/注册后可看大图




三步编译:
(1) 编译 uvm
vlogan    xxx  uvm_1.2
(2) 编译 lib库
将同名的module分成不同的库
(2) 编译 rtl
vlogan  -sverilog  xxx  -f  rtl.f
(3) 编译 tb
vlogan  -sverilog  xxx/uvm_pkg.sv  -f vip.flist  tp.sv
(4) 编译 tb_cfg.v
vloagn 编译cfg来对不同的模型进行不同的库例化
(5)elab
vcs   xxxx   -top  tb_cfg
(6)
./simv +UVM_TESTNAME=tc
问题是仿真时找不到uvm_dpi,请问大佬,这个uvm_dpi如何编译成so
用gcc编译时总是找不到

发表于 2024-12-9 21:38:22 | 显示全部楼层
缺少的自己加上就成
发表于 2024-12-10 04:38:25 | 显示全部楼层
先了解DPI吧。。。。
 楼主| 发表于 2024-12-10 09:01:07 | 显示全部楼层


icer_leaner 发表于 2024-12-9 21:38
缺少的自己加上就成


将uvm 编译成dpi总是报错,找不到一些文件。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 15:13 , Processed in 0.024914 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表