设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 一篇非常实用的PLL中参考时钟倍频电路的论文 ...

发新帖

查看: 352|回复: 4

[原创] 一篇非常实用的PLL中参考时钟倍频电路的论文

发表于 2024-8-29 13:41:52 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一种集成占空比校准的低杂散参考时钟倍频器-陈嘉豪.pdf (3.01 MB, 下载次数: 108 )

回复

发表于 2024-9-3 16:29:28 | 显示全部楼层

为什么要对输入时钟进行倍频而不是直接采用更高的参考频率？从性能与成本上来说，哪个更容易实现？

回复支持反对

发表于 2024-9-5 14:05:41 | 显示全部楼层

不错，是一种新的思路

回复支持反对

发表于 2024-9-6 06:21:33 | 显示全部楼层

Thanks!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2024-9-10 15:52:40 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-9-22 23:37 , Processed in 0.017770 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表