关于SARADC电容阵列版图设计的资料

爱的战士 · 发表于 2025-3-17 09:17:37

blackspeed 发表于 2024-7-17 12:20
自己做没问题的，主要还是版图上的考虑，阵列匹配很重要。

前辈，想请教一下业界对于电容阵列的走线有没有什么共识？比如有一个8*8的阵列，该怎么排布电容的位置和走线长度才能让结果更好呢？

pg13 · 发表于 2025-3-31 11:19:34

blackspeed 发表于 2024-7-17 09:19
如果说Active device需要模型支持，对于尺寸有物理限制的话？Passive Device只要工艺能做出来，就没有尺寸 ...

请问工艺没有MOM电容的话，也可以自己尝试用MOM做CDAC吗

[求助] 关于SARADC电容阵列版图设计的资料