在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 487|回复: 1

[原创] 芯片测试短路问题求教

[复制链接]
发表于 2024-7-3 09:06:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
LZ经过多年等待,终于流了一次片,奈何bonding后测试芯片引脚短路,检查了版图,送去流片前LVS,DRC,天线效应这些都过了,现在检查也是都没有问题。并且短路的位置比较奇怪。  
如图整个芯片设计分为2.5V区域产生带隙基准(电压和电流,这部分版图不是自己画的),其余的1.2V区域是ADC电路主体,基本是自己完成版图绘制。
版图经过验证之后送去流片,之后进行金线打线,拿回来之后用万用表进行测试短路。当测试到图左上部分区域时,
2.5V和GND连接到万用表后发出响声,出现短接,后经过短接测试发现, 图灰色PAD区域  “ 2.5  GND  外接电阻1 外接电阻2 ”四个短接在了一起,其他区域正常。现在向各位大佬们请教这是由哪些可能的原因引起的?万分感谢您的指导



                               
登录/注册后可看大图


 楼主| 发表于 2024-11-1 09:01:38 | 显示全部楼层
已解决  借助了苏州致晟光电科技公司的 实时瞬态锁相红外热分析系统 定位到了芯片出现问题的地方,后续分析原因修改即可
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 05:33 , Processed in 0.016838 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表