[求助] Cadence中D触发器Verilog A建模

发表于 2024-5-22 17:03:30 来自手机 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册

有没有人在cadence中对数字模块进行verilog建模，我用标准单元库中的verilog模型，找不到图中的u_mx2，u1_fd5和checkrs函数，这几个函数找不到，现在我就只能用行为级建模代替前两个函数，第三个函数直接注释掉了，求懂的大佬们解答，跪谢！！！

高级模式

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-19 10:22 , Processed in 0.014330 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /2