NXP S32K3 AIPS

nonblocking · 发表于 2023-4-14 17:17:12

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在研究这块芯片时，发现里面这个AIPS模块比较奇怪。

它的作用是一个外设桥，下面挂了一堆外设。
同常规设计思路来看，同一个桥下面的寄存器应该都是同一个时钟源，
当然可能有些复杂点的桥会分几个子桥，然后每个子桥是一个独立的时钟域。

但是AIPS下面外设有几个不同的时钟域，但是排列都是凌乱的，比如
假设挂了40个外设，从0-39，每个外设寄存器的时钟是：
  0： clk1
  1: clk1
  2: clk2
  3: clk3
  4: clk1
  5: clk1
...

不理解没什么是这样的设计？

rvisk · 发表于 2023-5-10 16:06:34

可能是复用某个总线接口

[求助] NXP S32K3 AIPS

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1