PLL的sdm的小数分频比动一点点多长时间锁定

alex_fd12

各位大神，在PLL锁定时，PLL的sdm的小数分频比动一点点，在PLL的输出频率产生500Hz的变化，从sdm reset到PLL输出频率稳定，需要多长时间，我认为需要大约带宽分之一的时间。因为sdm小数分频比直接改不reset的话，sdm有可能乱掉，使得输出的相噪恶化，所以需要重新reset一次。如果保持环路滤波器上的电容的电压不变的话，动了一点分频比是否可以在带宽分之一的时间内就锁定了？多谢

磐磬

改变SDM的输入来调制VCO的输出频率是不需要reset SDM的，reset SDM导致的相差会远远大于你预期调频带来的相差。至于微调频率后重新锁定的时间应该和带宽和相位裕度都有关系。

alex_fd12

   

磐磬 发表于 2022-11-2 14:27
改变SDM的输入来调制VCO的输出频率是不需要reset SDM的，reset SDM导致的相差会远远大于你预期调频带来的相 ...

多谢指点。那微小的改变sdm的分频比不reset的话，会不会造成sdm跑飞掉？就是说sdm的输出的平均值是对的，但是噪声整形效果变差了，原因是没有reset,里面有些寄存器状态会有点乱。这样子有可能测到的PLL的相位噪声会变差？
这一点我也不是很确定，现在我们测的稍微改了sdm的分频比后有的情况下pll相噪会变差，好像是前面说的合理。
但是如果想到sigma delta adc，如果采样一个缓慢变化的低频正弦波，那么sigma delta adc的输出的噪声频谱还是正常的高通整形的，不会恶化噪声整形效果，虽然输入是变化的。所以，这个问题我也感觉不太确定。请问微小改变分频比不reset sdm会不会跑飞掉使得噪声恶化？多谢了。

磐磬

   

alex_fd12 发表于 2022-11-4 18:14
多谢指点。那微小的改变sdm的分频比不reset的话，会不会造成sdm跑飞掉？就是说sdm的输出的平均值是对的， ...

我觉得你说的这种情况是有可能发生的。